



JZ51F7362

数据手册

版本 V1.0



目 录

1. 总体概述	2
2. 主要功能	2
3. 系统功能框图及脚位	3
3.1 脚位图	3
3.2 引脚描述	5
4. GPIO	6
4.1 IO 结构框图	6
4.2 配置 I/O 口	7
4.3 外设功能管脚	8
4.4 与端口相关的寄存器定义	8
5. CPU	18
5.1 CPU 内核 SFR 寄存器	18
6. 存储器	22
6.1 程序存储器	22
6.2 数据存储器	22
6.3 SFR 空间	23
6.4 XDATA 空间	24
6.5 FLASH 控制器	25
7. 中断控制器	28
7.1 概述	28
7.2 GPIO 中断	28
7.3 中断向量表	28
7.4 中断优先级和中断屏蔽	28
7.5 与中断相关寄存器定义	29
8. 时钟	32
8.1 概述	32
8.2 时钟结构框图	32
8.3 CPU 时钟	33
8.4 SCK1 和 SCK2 时钟	33
8.5 SCK3 时钟	33
8.6 32K 时钟	33
8.7 与时钟相关寄存器定义	33
9. 复位	36
9.1 看门狗复位	36
9.2 欠压复位	36
10. 外设	37
10.1 8-bit 基本计数器	37
10.2 16-bit 高级计数器	39
10.3 UART	64
10.4 I2C	70
10.5 12-bit ADC	75
11. 省电模式和看门狗	81
11.1 省电模式	81
11.2 看门狗	82
11.3 睡眠定时器中断	82
11.4 与省电模式和看门狗相关寄存器定义	83
12. 配置选项	86
12.1 系统控制	86
12.2 模拟控制	87
13. 电气特性	90



13.1 绝对最大额定值	90
13.2 直流特性	90
13.3 ADC 特性	90
13.4 EMC 特性	91
14. 芯片封装信息	92
15. 附录	94
15.1 INSTRUCTIONS SET BRIEF	94



1. 总体概述

本芯片是一款高性能的 8 位单片机。内部包含 8K 字节 Flash, 256 字节 SRAM, 1 个 8 位定时器、2 个 16-bit 定时器/计数器, 具有独立时钟的看门狗, 12-bit ADC, 2 路 UART 和 1 路 I2C 通讯接口, 片内 POR, BOR 和 LVD, 内部 16MHz RC 振荡器和 32KHz WDT 振荡器。具有两种低功耗模式。

2. 主要功能

内核:

- 超高速 8051 内核 (1T)

工作电压: 2.4V~5.5V

工作温度: -20°C~85°C

Flash ROM: 8K 字节 Flash ROM(擦写次数典型值 1000 次)

Flash 包含 64 字节 Information Block

SRAM: 256 字节 SRAM

时钟:

- 内部 16MHz RC 振荡器(可微调)
误差±2%(2.4~4.5V, -20°C~85°C)
- 内部 32KHz 低速 RC 振荡器(误差±10%)

复位:

- 上电复位
- 欠压复位(2.2V、2.5V、3.6V、4.2V)
- 看门狗溢出复位

低电压检测: LVD 共 4 级(2.3V、2.7V、3.8V、4.5V)

中断(INT):

- Timer0、Timer1、Timer2、SCK3、WDT、ADC、UART0~1、I2C、LVD、P0~P2 共 13 个中断源, 全部 GPIO 可设上升沿、下降沿、高电平、低电平中断

- 可设中断优先级和中断屏蔽

数字外设:

- 1 个 8 位基本定时器
预分频 1、2、4、8、16、32、64、128
- 2 个 16 位高级定时器, 支持 4 路 PWM 输出功能
支持捕获和刹车功能
支持周期中断和占空比中断
- 1 个 16 位看门狗定时器
- 2 路 UART
支持全双工和半双工
- 1 路 I2C: 支持主机模式和从机模式
速率 100KHz/400KHz

12 位 ADC:

- 外部输入: 8 路
- 内部输入: 1 路(1/4 VDD)
- 参考源: 外部参考: VDD、内部参考: 1.2V/2.4V
- 采样可以通过 PWM 或者管脚的上升沿或者下降沿触发

18 个 GPIO:

- PT12、PT13 默认开漏上拉输出, 其余 I/O 默认为输入高阻态
- 所有 IO 可单独配置上下拉 10K 电阻(匹配精度 5%)
- P0_DR、P1_DR、P2_DR 支持位操作读和位操作写

省电模式:

- 深度休眠可由看门狗复位、睡眠定时器中断、引脚中断唤醒

- 深度休眠电流: 4uA(典型值)

Flash 烧写:

- 5 线烧写(VDD, GND, SDA, SCL, VPP)

封装:

- SOP16/TSSOP20/QFN20(3*3)

3. 系统功能框图及脚位




图 1 芯片整体结构框图

3.1 脚位图

VDD	1	16	GND
[SCL][TIM2_CHA]/AIN7/P00	2	15	P21/TXD1
ADC_ETR/AIN6/P01	3	14	P17/TIM2_CHB
AIN5/P02	4	13	P16/TIM2_CHA
[TIM2_CHB]/TXD/AIN4/P03	5	12	P13/SCL/[ADC_ETR]
RXD/AIN3/P04	6	11	P12/SDA/BKIN/[TIM1_CHB]
AIN2/P05	7	10	P11/VPP
[TIM1_CHA]/AIN0/P07	8	9	P10/RXD1/[SDA]

图 2 SOP16 封装脚位图



VDD	1	20	P21/TXD1
GND	2	19	P20
[SCL][TIM2_CHA]/AIN7/P00	3	18	P17/TIM2_CHB
ADC_ETR/AIN6/P01	4	17	P16/TIM2_CHA
AIN5/P02	5	16	P15/TIM1_CHB
[TIM2_CHB]/TXD/AIN4/P03	6	15	P14/TIM1_CHA
RXD/AIN3/P04	7	14	P13/SCL/[ADC_ETR]
AIN2/P05	8	13	P12/SDA/BKIN/[TIM1_CHB]
AIN1/P06	9	12	P11/VPP
[TIM1_CHA]/AIN0/P07	10	11	P10/RXD1/[SDA]

图 3 TSSOP20 封装脚位图




图 4 QFN20 封装脚位图



3.2 引脚描述

引脚名称	I/O 类型	说明
GPIO 端口 (所有的 GPIO 都可以产生中断)		
P0.0~P0.7	I/O	8 位双向 I/O 端口 P0
P1.0~P1.7	I/O	8 位双向 I/O 端口 P1
P2.0~P2.1	I/O	2 位双向 I/O 端口 P2
PWM 控制器		
TIM1_CHA	I/O	16 位 PWM 定时器 TIMER1 输出引脚 A, 16 位输入捕获引脚 A
TIM1_CHB	I/O	16 位 PWM 定时器 TIMER1 输出引脚 B, 16 位输入捕获引脚 B
TIM2_CHA	I/O	16 位 PWM 定时器 TIMER2 输出引脚 A, 16 位输入捕获引脚 A
TIM2_CHB	I/O	16 位 PWM 定时器 TIMER2 输出引脚 B, 16 位输入捕获引脚 B
BKIN	I	PWM 刹车输入引脚
UART		
TXD	O	UART0 数据输出引脚
RXD	I	UART0 数据输入引脚
I2C		
SCL	I/O	I2C 时钟引脚
SDA	I/O	I2C 数据引脚
电源		
VDD	POWER	电源 (2.4V~5.5V)
GND	POWER	接地
烧录脚		
SCL	I	烧录 CLK 引脚
SDA	O	烧录 DATA 引脚 (注意: 上电 2.1MS, 该脚会输出 50uS 左右的低电平)
VPP	O	MTP 烧录高压输入 (9.6V~10V)
ADC		
AIN0~AIN7	I	ADC 外部采样输入通道
ADC_ETR	I	ADC 外部触发采样输入引脚

4. GPIO

4.1 IO 结构框图




图 6 GPIO 结构图

4.2 配置 I/O 口

每个 I/O 使用两个寄存器进行配置输入和输出模式。

以 P0 口为例，配置 P0 口需要使用 P0_DM0 和 P0_DM1 两个寄存器进行配置，如下图所示：




图 7 I/O 配置图

即 P0_DM0 的第 0 位和 P0_DM1 的第 0 位合起来配置 P00 的模式；

即 P0_DM0 的第 1 位和 P0_DM1 的第 1 位合起来配置 P01 的模式；

GPIO 模式的配置说明如下表和下图所示：

Px_DM1	Px_DM0	驱动模式	施密特开关	应用场景
0	0	配置 PTx 的对应 I/O 为高阻输出，此时数字输入使能打开，此时读 DR 寄存器读到的是 PAD 电平值	ON	数字输入/ UART RX
0	1	配置 PTx 的对应 I/O 为强推挽输出，此时数字输入使能关闭，此时读 DR 寄存器读到的是 DR 寄存器的值	OFF	数字输出/ UART TX/ PWM
1	0	配置 PTx 的对应 I/O 为模拟输入，此时数字输入使能关闭，此时读 DR 寄存器读到的是 DR 寄存器的值	OFF	模拟信号
1	1	配置 PTx 的对应 I/O 为开漏低输出，此时数字输入使能打开，此时读 DR 寄存器读到的是 PAD 电平值 ^{注1}	ON	I2C

表 1 GPIO 驱动模式

注 1：当 GPIO 配置成开漏低输出时，需要配合使能内部上拉或者接外部上拉，此时如果管脚输出低电平，则在该管脚上会形成上拉电阻到地的通路，会有大概 VDD/10K 的电流（比如 5V 电源供电，则会有 500uA 电流）通过。在系统进入 deepsleep 时需要注意开漏的管脚要避免输出低电平。



4.3 外设功能管脚

本芯片支持数字外设功能使用不同的管脚位置，通过 Px_GE，PT_SEL，PER0_PEN 和 PER1_PEN 寄存器来进行设置。完整的管脚映射见第 3 章中引脚分配。

- Px_GE 相应 bit 为 1 时使能对应管脚的数字外设功能，否则对应管脚为普通的 GPIO 功能；
- PT_SEL 寄存器可以修改部分数字外设的管脚位置，具体见寄存器说明；
- PER0_PEN 和 PER1_PEN 寄存器用来使能部分数字外设的管脚功能。

4.4 与端口相关的寄存器定义

名字	地址	读写	复位值	描述
PT_SEL	FF10	读写	00000000	端口位置配置寄存器
PERPO_EN	FF18	读写	00000000	外设管脚位置使能配置寄存器 0
PERP1_EN	FF19	读写	00000100	外设管脚位置使能配置寄存器 1
PO_DR	98	读写	00000000	端口 0 数据寄存器
PO_DMO	99	读写	00000000	端口 0 模式 0 位
PO_DM1	9A	读写	00000000	端口 0 模式 1 位
PO_FLAG	FF20	读写	00000000	端口 0 中断标志位
PO_GE	FF21	读写	00000000	端口 0 数字复用使能寄存器
PO_PU	FF23	读写	00000000	端口 0 上拉控制寄存器
PO_PD	FF24	读写	00000000	端口 0 下拉控制寄存器
PO_IE	FF25	读写	00000000	端口 0 中断使能寄存器
PO_IC0	FF26	读写	11111111	端口 0 中断控制 0 位
PO_IC1	FF27	读写	00000000	端口 0 中断控制 1 位
P1_DR	B0	读写	00000000	端口 1 数据寄存器
P1_DMO	B1	读写	00001100	端口 1 模式 0 位
P1_DM1	B2	读写	00001100	端口 1 模式 1 位
P1_FLAG	FF30	读写	00000000	端口 1 中断标志位
P1_GE	FF31	读写	00001100	端口 1 数字复用使能寄存器
P1_PU	FF33	读写	00001100	端口 1 上拉控制寄存器
P1_PD	FF34	读写	00000000	端口 1 下拉控制寄存器
P1_IE	FF35	读写	00000000	端口 1 中断使能寄存器
P1_IC0	FF36	读写	11111111	端口 1 中断控制 0 位
P1_IC1	FF37	读写	00000000	端口 1 中断控制 1 位
P2_DR	B8	读写	00000000	端口 2 数据寄存器
P2_DMO	B9	读写	00000000	端口 2 模式 0 位
P2_DM1	BA	读写	00000000	端口 2 模式 1 位
P2_FLAG	FF40	读写	00000000	端口 2 中断标志位
P2_GE	FF41	读写	00000000	端口 2 数字复用使能寄存器
P2_PU	FF43	读写	00000000	端口 2 上拉控制寄存器
P2_PD	FF44	读写	00000000	端口 2 下拉控制寄存器
P2_IE	FF45	读写	00000000	端口 2 中断使能寄存器
P2_IC0	FF46	读写	00000011	端口 2 中断控制 0 位



P2_IC1	FF47	读写	00000000	端口 2 中断控制 1 位
--------	------	----	----------	---------------

4.4.1 PT_SEL (0xFF10)

Bit	7	6	5	4	3	2	1	0
Name	-	-	ADC_ETR_SEL	I2C_SEL	TIM2_CHB_SEL	TIM2_CHA_SEL	TIM1_CHB_SEL	TIM1_CHA_SEL
Reset	-	-	0	0	0	0	0	0
Type	-	-	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:6	N/A	保留位, 读 0
5	ADC_ETR_SEL	ADC 外部触发采样输入管脚 ADC_ETR 位置选择寄存器: 0 ADC_ETR 使用 P0.1 1 ADC_ETR 使用 P1.3
4	I2C_SEL	I2C 管脚位置选择寄存器: 0 SCL 使用 P1.3, SDA 使用 P1.2 1 SCL 使用 P0.0, SDA 使用 P1.0
3	TIM2_CHB_SEL	TIM2_CHB 管脚位置选择寄存器: 0 TIM2_CHB 使用 P1.7 1 TIM2_CHB 使用 P0.3
2	TIM2_CHA_SEL	TIM2_CHA 管脚位置选择寄存器: 0 TIM2_CHA 使用 P1.6 1 TIM2_CHA 使用 P0.0
1	TIM1_CHB_SEL	TIM1_CHB 管脚位置选择寄存器: 0 TIM1_CHB 使用 P1.5 1 TIM1_CHB 使用 P1.2
0	TIM1_CHA_SEL	TIM1_CHA 管脚位置选择寄存器: 0 TIM1_CHA 使用 P1.4 1 TIM1_CHA 使用 P0.7

4.4.2 PERPO_EN (0xFF18)

Bit	7	6	5	4	3	2	1	0
Name	-	-	-	-	TIM2_CHB_PEN	TIM2_CHA_PEN	TIM1_CHB_PEN	TIM1_CHA_PEN
Reset	-	-	-	-	0	0	0	0
Type	-	-	-	-	R/W	R/W	R/W	R/W

Bit	Name	Function
7:4	N/A	保留位, 读 0
3	TIM2_CHB_PEN	TIM2_CHB 外设管脚位置使能配置寄存器: 0 TIM2_CHB 管脚位置不使能 1 TIM2_CHB 管脚位置使能
2	TIM2_CHA_PEN	TIM2_CHA 外设管脚位置使能配置寄存器: 0 TIM2_CHA 管脚位置不使能 1 TIM2_CHA 管脚位置使能
1	TIM1_CHB_PEN	TIM1_CHB 外设管脚位置使能配置寄存器: 0 TIM1_CHB 管脚位置不使能



		1	TIM1_CHB 管脚位置使能
0	TIM1_CHA_PEN	TIM1_CHA 外设管脚位置使能配置寄存器:	
		0	TIM1_CHA 管脚位置不使能
		1	TIM1_CHA 管脚位置使能

4.4.3 PERP1_EN (0xFF19)

Bit	7	6	5	4	3	2	1	0
Name	-	MTP_TEST_PEN	ADC_ETR_PEN	CLK_MTP_PEN	UART1_PEN	I2C_PEN	BRKIN_PEN	UART0_PEN
Reset	-	0	0	0	0	1	0	0
Type	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7	N/A	保留位, 读 0
6	MTP_TEST_PEN	MTP_TEST 输出管脚位置配置寄存器: 0 MTP_TEST 管脚位置输出不使能 1 MTP_TEST 管脚位置输出使能
5	ADC_ETR_PEN	ADC_ETR 输入管脚位置配置寄存器: 0 ADC_ETR 管脚位置输入不使能 1 ADC_ETR 管脚位置输入使能
4	CLK_MTP_PEN	CLK_MTP 输出管脚位置配置寄存器: 0 CLK_MTP 从 P0.4 管脚位置输出不使能 1 CLK_MTP 从 P0.4 管脚位置输出使能
3	UART1_PEN	UART1 外设管脚位置配置寄存器: 0 UART1 管脚位置不使能 1 UART1 管脚位置使能
2	I2C_PEN	I2C 外设管脚位置配置寄存器: 0 I2C 管脚位置不使能 1 I2C 管脚位置使能
1	BRKIN_PEN	BRKIN 管脚位置配置寄存器: 0 BRKIN 管脚位置不使能 1 BRKIN 管脚位置使能
0	UART0_PEN	UART0 外设管脚位置配置寄存器: 0 UART0 管脚位置不使能 1 UART0 管脚位置使能

4.4.4 PO_DR (0x98)

Bit	7	6	5	4	3	2	1	0
Name	PO_DR							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	PO_DR	端口 0 的数据寄存器, 写该寄存器会更新端口输出, 读该寄存器得到端口输出值, 读该寄存器详细说明见 3.2 中表格 xx。



4.4.5 PO_GE (0xFF21)

Bit	7	6	5	4	3	2	1	0
Name	GEO.7	-	-	GEO.4	GEO.3	-	GEO.1	GEO.0
Reset	0	-	-	0	0	-	0	0
Type	R/W	-	-	R/W	R/W	-	R/W	R/W

Bit	Name	Function
7	GEO.7	端口 0 的外设复用功能使能： 0 关闭复用使能，输出由 Px.DR 决定，如果输入则输入电平寄存在 Px.DR 中 1 打开复用使能，输出由 G0 决定，如果输入使能则输入电平到 GI
4	GEO.4	
3	GEO.3	
1	GEO.1	
0	GEO.0	
6:5	N/A	保留位，读 0
2	N/A	保留位，读 0

4.4.6 PO_DMO (0x99)

Bit	7	6	5	4	3	2	1	0
Name	PO_DMO							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	PO_DMO	PO 模式控制寄存器。

4.4.7 PO_DM1 (0x9A)

Bit	7	6	5	4	3	2	1	0
Name	PO_DM1							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	PO_DM1	PO 模式控制寄存器。

4.4.8 PO_PU (0xFF23)

Bit	7	6	5	4	3	2	1	0
Name	PO_PU[7:0]							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	PO_PU	上拉使能： 0 关闭上拉 1 打开上拉



4.4.9 PO_PD (0xFF24)

Bit	7	6	5	4	3	2	1	0
Name	PO_PD							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	PO_PD	下拉使能: 0 关闭上拉 1 打开上拉

4.4.10 PO_IE (0xFF25)

Bit	7	6	5	4	3	2	1	0
Name	PO_IE							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	PO_IE	中断使能: 0 关闭端口中断 1 打开端口中断

4.4.11 PO_IC0/PO_IC1 (0xFF26/0xFF27)

Bit	7	6	5	4	3	2	1	0
Name	PO_IC0							
Reset	1	1	1	1	1	1	1	1
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	7	6	5	4	3	2	1	0
Name	PO_IC1							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	PO_IC0	[PO_IC1: PO_IC0] 中断触发模式控制: 00 上升沿中断 01 下降沿中断
7:0	PO_IC1	
		10 高电平中断 11 低电平中断

4.4.12 PO_FLAG (0xFF20)

Bit	7	6	5	4	3	2	1	0
Name	PO_FLAG							
Reset	0	0	0	0	0	0	0	0



Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bit	Name	Function						
7:0	PO_FLAG	中断标志: 0 没有中断发生 1 有中断发生 写 1 清除该中断标志						

4.4.13 P1_DR (0xB0)

Bit	7	6	5	4	3	2	1	0
Name	P1_DR							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	P1_DR	端口 1 的数据寄存器，写该寄存器会更新端口输出，读该寄存器得到端口输出值，读该寄存器详细说明见 3.2 中表格 xx。

4.4.14 P1_GE (0xFF31)

Bit	7	6	5	4	3	2	1	0
Name	GE1.7	GE1.6	GE1.5	GE1.4	GE1.3	GE1.2	-	GE1.0
Reset	0	0	0	0	1	1	-	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	-	R/W

Bit	Name	Function
7:2	GE1[7:2]	端口 1 的外设复用功能使能: 0 关闭复用使能，输出由 Px.DR 决定，如果输入则输入电平寄生在 Px.DR 中 1 打开复用使能，输出由 G0 决定，如果输入使能则输入电平到 GI
0	GE1.0	
1	N/A	保留位，读 0

4.4.15 P1_DMO (0xB1)

Bit	7	6	5	4	3	2	1	0
Name	P1_DMO							
Reset	0	0	0	0	1	1	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	P1_DMO	P1 模式控制寄存器。

4.4.16 P1_DM1 (0xB2)

Bit	7	6	5	4	3	2	1	0
Name	P1_DM1							
Reset	0	0	0	0	1	1	0	0



Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bit	Name	Function						
7:0	P1_DM1	P1 模式控制寄存器。						

4.4.17 P1_PU (0xFF33)

Bit	7	6	5	4	3	2	1	0
Name	P1_PU							
Reset	0	0	0	0	1	1	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function						
7:0	P1_PU	上拉使能: 0 关闭上拉 1 打开上拉						

4.4.18 P1_PD (0xFF34)

Bit	7	6	5	4	3	2	1	0
Name	P1_PD							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function						
7:0	P1_PD	下拉使能: 0 关闭下拉 1 打开下拉						

4.4.19 P1_IE (0xFF35)

Bit	7	6	5	4	3	2	1	0
Name	P1_IE							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function						
7:0	P1_IE	中断使能: 0 关闭端口中断 1 打开端口中断						

4.4.20 P1_IC0/P1_IC1 (0xFF36/0xFF37)

Bit	7	6	5	4	3	2	1	0
Name	P1_IC0							
Reset	1	1	1	1	1	1	1	1
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W



Bit	7	6	5	4	3	2	1	0
Name	P1_IC1							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	P1_IC0	[P1_IC1: P1_IC0] 中断触发模式控制： 00 上升沿中断 01 下降沿中断
7:0	P1_IC1	10 高电平中断 11 低电平中断

4.4.21 P1_FLAG (0xFF30)

Bit	7	6	5	4	3	2	1	0
Name	P1_FLAG							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	P1_FLAG	中断标志： 0 没有中断发生 1 有中断发生 写 1 清除该中断标志

4.4.22 P2_DR (0xB8)

Bit	7	6	5	4	3	2	1	0
Name	P2_DR							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	P2_DR	端口 2 的数据寄存器，写该寄存器会更新端口输出，读该寄存器得到端口输出值，读该寄存器详细说明见 3.2 中表格 xx。

4.4.23 P2_GE (0xFF41)

Bit	7	6	5	4	3	2	1	0
Name	-	-	-	-	-	-	GE2.1	-
Reset	-	-	-	-	-	-	0	-
Type	-	-	-	-	-	-	R/W	-

Bit	Name	Function
7:2	N/A	保留位，读 0
1	GE2.1	端口 2 的外设复用功能使能： 0 关闭复用使能，输出由 Px.DR 决定，如果输入则输入电平寄存在 Px.DR 中 1 打开复用使能，输出由 G0 决定，如果输入使能则输入电平到 GI



0	N/A	保留位, 读 0
---	-----	----------

4.4.24 P2_DM0 (0xB9)

Bit	7	6	5	4	3	2	1	0
Name	P2_DM0							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	P2_DM0	P2 模式控制寄存器。

4.4.25 P2_DM1 (0xBA)

Bit	7	6	5	4	3	2	1	0
Name	P2_DM1							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	P2_DM1	P2 模式控制寄存器。

4.4.26 P2_PU (0xFF43)

Bit	7	6	5	4	3	2	1	0
Name	P2_PU							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	P2_PU	上拉使能: 0 关闭上拉 1 打开上拉

4.4.27 P2_PD (0xFF44)

Bit	7	6	5	4	3	2	1	0
Name	P2_PD							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	P2_PD	下拉使能: 0 关闭下拉 1 打开下拉



4.4.28 P2_IE (0xFF45)

Bit	7	6	5	4	3	2	1	0
Name	P2_IE							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	P2_IE	中断使能: 0 关闭端口中断 1 打开端口中断

4.4.29 P2_IC0/P2_IC1 (0xFF46/0xFF47)

Bit	7	6	5	4	3	2	1	0
Name	P2_IC0							
Reset	0	0	0	0	0	0	1	1
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	7	6	5	4	3	2	1	0
Name	P2_IC1							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	P2_IC0	[P2_IC1: P2_IC0] 中断触发模式控制: 00 上升沿中断 01 下降沿中断
7:0	P2_IC1	
		10 高电平中断 11 低电平中断

4.4.30 P2_FLAG (0xFF40)

Bit	7	6	5	4	3	2	1	0
Name	P2_FLAG							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	P2_FLAG	中断标志: 0 没有中断发生 1 有中断发生 写 1 清除该中断标志。



5. CPU

本芯片全兼容传统的 8051 微控制器，所有指令的助记符和二进制码都和 8051 兼容。处理器采用了一些体系结构上的优化，相比传统的 8051 在性能上面有了很大的提升。内部的 ALU 配合内部的 ACC (0xE0)，B (0xF0)，PSW (0xD0) 寄存器可以实现各种 8 位运算操作。

ALU 可以进行典型操作如下：

- 基本算术运算：加法、减法、乘法、除法
- 其他算术运算：自加、自减、BCD 调整、比较
- 逻辑运算：与、或、异或、取反、移位
- 布尔比特运算：置位、清零、取反、按位判断跳转、进位操作

还有一些 8051 核内部使用的寄存器可以通过 SFR 地址访问，包括 SP、DPL0/1、DPH0/1、DPS 等。具体地址分配见 4.1 中描述。

5.1 CPU 内核 SFR 寄存器

名字	地址	读写	复位值	描述
ACC	0xE0	读写	00000000	累加寄存器
B	0xF0	读写	00000000	B 寄存器
PSW	0xD0	读写	00000000	程序状态字寄存器
P2	0xA0	读写	00000000	P2 读写寄存器
IE	0xA8	读写	00000000	系统中断使能寄存器
SP	0x81	读写	00000111	堆栈指针，指向 IDATA 空间
DPL0	0x82	读写	00000000	DPTR0 寄存器的低 8bit
DPH0	0x83	读写	00000000	DPTR0 寄存器的高 8bit
DPL1	0x84	读写	00000000	DPTR1 寄存器的低 8bit
DPH1	0x85	读写	00000000	DPTR1 寄存器的高 8bit
DPS	0x86	读写	00000000	DPTR0/DPTR1 选择寄存器

5.1.1 ACC 寄存器 (0xE0)

Bit	7	6	5	4	3	2	1	0
Name	ACC. 7	ACC. 6	ACC. 5	ACC. 4	ACC. 3	ACC. 2	ACC. 1	ACC. 0
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	ACC	累加寄存器。



5.1.2 B 寄存器 (0xF0)

Bit	7	6	5	4	3	2	1	0
Name	B. 7	B. 6	B. 5	B. 4	B. 3	B. 2	B. 1	B. 0
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	B	乘法运算和除法运算的时候使用，其他情况用作普通寄存器。

5.1.3 PSW 寄存器 (0xD0)

Bit	7	6	5	4	3	2	1	0
Name	CY	AC	F0	RS[1:0]		OV	F1	P
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7	CY	进位标志
6	AC	辅助进位标志
5	F0	通用标志 0
4:3	RS[1:0]	寄存器组选择: 00 寄存器组 0, 数据地址 0x00-0x07 01 寄存器组 1, 数据地址 0x08-0x0F 10 寄存器组 2, 数据地址 0x10-0x17 11 寄存器组 3, 数据地址 0x18-0x1F
2	OV	溢出标志
1	F1	通用标志 1
0	P	奇偶校验标志

5.1.4 P2 寄存器 (0xA0)

Bit	7	6	5	4	3	2	1	0
Name	P2							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	P2	使用 MOVX 指令使用 R0 或者 R1 的时候访问 XRAM 空间的时候标志地址的[15:8]位。

5.1.5 IE 寄存器 (0xA8)

Bit	7	6	5	4	3	2	1	0
Name	IE_EA	-	-	-	-	-	-	-
Reset	0	-	-	-	-	-	-	-
Type	R/W	-	-	-	-	-	-	-



Bit	Name	Function
7	IE_EA	CPU 中断允许位总开关, 1 表示使能中断, 0 表示不使能中断。
6:0	N/A	保留位, 读 0

5.1.6 SP 寄存器 (0x81)

Bit	7	6	5	4	3	2	1	0
Name	SP							
Reset	0	0	0	0	0	1	1	1
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	SP	堆栈指针, 指向 IDATA 区域。

5.1.7 DPL0 寄存器 (0x82)

Bit	7	6	5	4	3	2	1	0
Name	DPTR0[7:0]							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	DPTR0[7:0]	用于 DPTR0[7:0]。

5.1.8 DPH0 寄存器 (0x83)

Bit	7	6	5	4	3	2	1	0
Name	DPTR0[15:8]							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	DPTR0[15:8]	用于 DPTR0[15:8]。

5.1.9 DPL1 寄存器 (0x84)

Bit	7	6	5	4	3	2	1	0
Name	DPTR1[7:0]							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	DPTR1[7:0]	用于 DPTR1[7:0]。

5.1.10 DPH1 寄存器 (0x85)

Bit	7	6	5	4	3	2	1	0
Name	DPTR1[15:8]							



Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	DPTR1[15:8]	用于 DPTR1[15:8]。

5.1.11 DPS 寄存器 (0x86)

Bit	7	6	5	4	3	2	1	0
Name	-	-	-	-	-	-	-	SEL
Reset	-	-	-	-	-	-	-	0
Type	-	-	-	-	-	-	-	R/W

Bit	Name	Function
7:1	N/A	保留位, 读 0
0	SEL	SEL=0 时系统使用 DPTR0 寄存器; SEL=1 时系统使用 DPTR1 寄存器。

6. 存储器

本芯片内部有 3 种存储器：SFR，内部数据存储器，程序存储器。

程序存储器只能读不能写，该存储器大小为 8K 字节。内部数据存储器大小为 256 字节。SFR 为内部特殊功能寄存器。

6.1 程序存储器

本芯片的程序指针为 16 位，最大寻址空间可达 64K 字节，实际只实现了 8K 字节的程序存储空间。




图 8 程序存储空间

复位后，MCU 从 0000H 开始执行。从 0003H 开始是中断向量表，当发生中断且中断使能后，PC 会跳转到对应的中断向量位置去执行。

6.2 数据存储器

数据存储器包含 256 字节的内部数据存储器，其中低 128 字节可以直接访问（通过地址 0x00~0x7f），高 128 字节和 SFR 共用一个地址空间（通过地址 0x80~0xff），直接寻址方式可以访问到 SFR 空间，通过间接寻址方式可以访问内部数据存储器的高 128 字节。低 128 字节数据存储空间可以划分为如下图所示的不同空间。



图 9 数据存储器




图 10 内部低 128 字节数据空间分配

6.3 SFR 空间

地址	寄存器	地址	寄存器	地址	寄存器	地址	寄存器
0x80		0x90		0xa0	P2	0xb0	P1_DR
0x81	SP	0x91	SCR_CFG	0xa1	I2C_ADDR	0xb1	P1_DMO
0x82	DPL0	0x92	SCR_SLEEP	0xa2	I2C_CR	0xb2	P1_DM1
0x83	DPH0	0x93	SCR_CALI	0xa3	I2C_STAT	0xb3	
0x84	DPL1	0x94	CLK_CR	0xa4	I2C_DR	0xb4	
0x85	DPH1	0x95	PCLK_CR	0xa5	I2C_MCR	0xb5	
0x86	DPS	0x96	PCLK_DIV12	0xa6		0xb6	
0x87		0x97	PCLK_DIV3	0xa7		0xb7	
0x88	SLPTIM_CR	0x98	P0_DR	0xa8	IE	0xb8	P2_DR
0x89	SLPTIM_SR	0x99	P0_DMO	0xa9		0xb9	P2_DMO
0x8a	SLPTIM_CLR	0x9a	P0_DM1	0xaa	INT_MSK0	0xba	P2_DM1
0x8b	SLPTIM_WDT	0x9b		0xab	INT_MSK1	0xbb	
0x8c	SLPTIM_CNTL	0x9c	UART0_DR	0xac		0xbc	UART1_DR



0x8d	SLPTIM_CNTH	0x9d	UART0_CR	0xad	INT_PRI0	0xbd	UART1_CR
0x8e	SLPTIM_PRDL	0x9e	UART0_SR	0xae	INT_PRI1	0xbe	UART1_SR
0x8f	SLPTIM_PDRH	0x9f	UART0_CFG	0xaf		0xbf	UART1_CFG
0xc0	TIM1_CR	0xd0	PSW	0xe0	ACC	0xf0	B
0xc1	TIM1_IE	0xd1		0xe1		0xf1	
0xc2	TIM1_SR	0xd2		0xe2		0xf2	
0xc3		0xd3		0xe3		0xf3	
0xc4		0xd4		0xe4		0xf4	
0xc5		0xd5		0xe5		0xf5	
0xc6		0xd6		0xe6		0xf6	
0xc7		0xd7		0xe7		0xf7	
0xc8	TIM2_CR	0xd8		0xe8	ADC_CR0	0xf8	TIMO_CR
0xc9	TIM2_IE	0xd9		0xe9	ADC_CR1	0xf9	TIMO_CNTR
0xca	TIM2_SR	0xda		0xea	ADC_CR2	0xfa	TIMO_ARR
0xcb		0xdb		0xeb	ADC_CHSEL	0xfb	TIMO_IE
0xcc		0xdc		0xec	ADC_CON	0xfc	TIMO_SR
0xcd		0xdd		0xed	ADC_DLY	0xfd	SSCONR
0xce		0xde		0xee	ADC_RESL	0xfe	ADC_COMPL
0xcf		0xdf		0xef	ADC_RESB	0xff	ADC_COMPH

6.4 XDATA 空间

芯片中一部分寄存器放在外部数据存储器 XDATA 空间，该部分地址空间大小 256 字节，地址范围 0xFF00~0xFFFF。下面表所示：

	0H/8H	1H/9H	2H/AH	3H/BH	4H/CH	5H/DH	6H/EH	7H/FH
FFF8H								
FFF0H								
FFE8H								
FFE0H								
FFD8H								
FFD0H								
FFC8H								
FFC0H								
FFB8H								
FFB0H								
FFA8H								
FFA0H								
FF98H								
FF90H								
FF88H	IMO_CR	IMO_TRIM	ILO_TRIM	ILO_TEST	IMO_TRIMH			
FF80H	BG_CR	BG_VTRIM	BG_ITRIM	BG_TCTRIM	BG_TEST	BORLVD_CR	BORLVD_STAT	ANA_TEST
FF78H								
FF70H								
FF68H	TIM2_CNTRL	TIM2_CNTRH	TIM2_ARRL	TIM2_ARRH	TIM2_GCMARL	TIM2_GCMARH	TIM2_GCMBRL	TIM2_GCMBRH
FF60H	TIM2_FCONR	TIM2_VPERR	TIM2_DTUA	TIM2_BRAKE	TIM2_DTR	TIM2_PCONRA	TIM2_PCONRB	
FF58H	TIM1_CNTRL	TIM1_CNTRH	TIM1_ARRL	TIM1_ARRH	TIM1_GCMARL	TIM1_GCMARH	TIM1_GCMBRL	TIM1_GCMBRH
FF50H	TIM1_FCONR	TIM1_VPERR	TIM1_DTUA	TIM1_BRAKE	TIM1_DTR	TIM1_PCONRA	TIM1_PCONRB	
FF48H								
FF40H	P2_FLAG	P2_GE		P2_PU	P2_PD	P2_IE	P2_IC0	P2_IC1
FF38H								
FF30H	P1_FLAG	P1_GE		P1_PU	P1_PD	P1_IE	P1_IC0	P1_IC1
FF28H								
FF20H	P0_FLAG	P0_GE		P0_PU	P0_PD	P0_IE	P0_IC0	P0_IC1
FF18H	PERPO_EN	PERP1_EN						
FF10H	PT_SEL							
FF08H								
FF00H	FLASH_CR	FLASH_CFG	FLASH_KEY	FLASH_ADL	FLASH_ADH	FLASH_PBUF		FLASH_DR

表 3



6.5 FLASH 控制器

本芯片内部实现了一个大小为 8KB 的 FLASH 存储器，包含 64 字节的 Information Block，编程次数可达 1000 次。FLASH 控制器用来控制 8051 访问的 FLASH 存储器的读时序和编程器通过编程接口编程 FLASH 存储器。

6.5.1 与 FLASH 控制器相关寄存器定义

名字	地址	读写	复位值	描述
FLASH_CR	0xFF00	读写	00000000	FLASH 控制寄存器
FLASH_CFG	0xFF01	读写	00000011	FLASH 配置寄存器
FLASH_KEY	0xFF02	读写	00000000	FLASH key 寄存器
FLASH_ADL	0xFF03	读写	00000000	FLASH 编程地址低 8 位
FLASH_ADH	0xFF04	读写	00000000	FLASH 编程地址高 6 位
FLASH_PBUF	0xFF05	读写	00000000	FLASH 编程缓冲地址
FLASH_DR	0xFF07	只读	xxxxxxxx	FLASH 读数据寄存器

6.5.1.1 FLASH_CR (0xFF00)

Bit	7	6	5	4	3	2	1	0
Name	–	–	WRSZ[1:0]		CKEN	–	IFREN	BUSY
Reset	–	–	0	0	0	–	0	0
Type	–	–	R/W	R/W	R/W	–	R/W	R/W

Bit	Name	Function
7	N/A	保留位，读 0
6	N/A	保留位，读 0
5:4	WRSZ[1:0]	FLASH 存储器编程数据大小，单位为半字（2 个字节） 00: 2 01: 32 10: 64 11: 128
3	CKEN	FLASH 时钟使能： 0 关闭时钟 1 使能时钟
2	N/A	保留位，读 0
1	IFREN	0 选择 FLASH 用户区域 1 选择 FLASH 信息区域
0	BUSY	读模式下 BUSY 的值表示： 0 FLASH 编程完成 1 FLASH 编程没有完成 写 1 开始编程操作。

6.5.1.2 FLASH_CFG (0xFF01)

Bit	7	6	5	4	3	2	1	0
-----	---	---	---	---	---	---	---	---



Name	FWSEL	CLEAN	-	-	SAVPWR1	SAVPWRO	RDCYC[1:0]	
Reset	0	0	-	-	0	0	1	1
Type	R/W	R/W	-	-	R/W	R/W	R/W	R/W

Bit	Name	Function
7	FWSEL	FLASH 控制信号选择: 0 使用默认的 FLASH CLEN, ISAVB, STATICEN 信号 1 使用寄存器定义的 FLASH CLEN, ISAVB, STATICEN 信号
6	CLEAN	FLASH 测试模式
5	N/A	保留位, 读 0
4	N/A	保留位, 读 0
3	SAVPWR1	SLEEP 模式门控 CS 信号: 0 SLEEP 模式时 CS 信号门控打开 1 SLEEP 模式时 CS 信号门控关闭
2	SAVPWRO	SLEEP 模式门控 READ 信号: 0 SLEEP 模式时 READ 信号门控打开 1 SLEEP 模式时 READ 信号门控关闭
1:0	RDCYC[1:0]	FLASH 访问周期: 00 1 个周期 01 2 个周期 10 5 个周期 11 6 个周期 注意: 当芯片电压低于 4.5V 时候, 要配置 RDCYC 为 11 (6 个周期)。芯片 FLASH 内部实现了 2 个字节的缓冲, VDD 电压高于 4.5V 时使用 01 (2 个周期) 配置即可, 这样可以保证性能和功耗的平衡。 1. 不建议选用 1 个周期 2. 当供电电压低于 4.5V 时, 建议选择 5 个周期或者 6 个周期 3. 只有当供电电压高于 4.5V 时, 才可以选择 2 个周期

6.5.1.3 FLASH_KEY (0xFF02)

Bit	7	6	5	4	3	2	1	0
Name	FLASH_KEY[7:0]							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	FLASH_KEY[7:0]	FLASH 烧写秘钥, 写 0xCA 打开, 打开后才能向 FLASH_CR 的 bit 0 写 1 来启动烧写 FLASH。

6.5.1.4 FLASH_ADL (0xFF03)

Bit	7	6	5	4	3	2	1	0
Name	ADL[7:0]							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W



Bit	Name	Function
7:0	ADL[7:0]	FLASH 访问地址低 8 位。

6.5.1.5 FLASH_ADH (0xFF04)

Bit	7	6	5	4	3	2	1	0
Name	–	–	–	ADH				
Reset	–	–	–	0	0	0	0	0
Type	–	–	–	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:5	N/A	保留位，读 0
4:0	ADH	FLASH 访问地址高 5 位。

6.5.1.6 FLASH_PBUF (0xFF05)

Bit	7	6	5	4	3	2	1	0
Name	PBUF							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	PBUF	FLASH 编程缓存地址。

6.5.1.7 FLASH_DR (0xFF07)

Bit	7	6	5	4	3	2	1	0
Name	DR							
Reset	X	X	X	X	X	X	X	X
Type	R	R	R	R	R	R	R	R

Bit	Name	Function
7:0	DR	FLASH 读数据。



7. 中断控制器

7.1 概述

本芯片支持多达 13 个中断源。每个中断源都有独立的中断使能信号，可以根据需要配置两级优先级。中断控制器有以下特性：

- 从 13 个中断源接收中断
- 每个中断有固定的中断号，中断号越小优先级越高，同时可根据需要配置寄存器提高中断号大的中断源的优先级
- 中断延时：5~8 机器周期

7.2 GPIO 中断

GPIO 中断来自引脚，可以根据寄存器配置来选择中断发生的条件。GPIO 中断可以通过 Px_IC0/1 来选择中断触发条件。寄存器 Px_FLAG 保存每个中断的中断标志。

7.3 中断向量表

中断控制器支持 13 个中断源。当中断发生且中断使能之后，跳转到对应向量地址去执行 LCALL 指令来进入中断服务程序。

表 1 中断向量表：

中断源	中断等级	中断号	中断地址	说明
LVD	低	0	0003H	低压检测中断
P0	低	1	000BH	GPIO0 脚中断
P1	低	2	0013H	GPIO1 脚中断
P2	低	3	001BH	GPIO2 脚中断
SCK3	低	4	0023H	SCK3 时钟有效中断
Timer0	低	5	002BH	定时器 0 中断
Timer1	低	6	0033H	定时器 1 中断
Timer2	低	7	003BH	定时器 2 中断
ADC	低	8	0043H	ADC 转换完成中断
I2C	低	9	004BH	I2C 状态中断
UART0	低	10	0053H	UART0 状态中断
UART1	低	11	005BH	UART1 状态中断
WDT	低	12	0063H	看门狗中断

7.4 中断优先级和中断屏蔽

每个中断有一个唯一的中断号。中断号越小，中断的优先级更高。同时，每个中断源都有一个优先级配置位，用户可以根据需要配置该位以提高对应中断的优先级。

每个中断有一个中断屏蔽位，用户通过设置中断屏蔽位可以屏蔽对应的中断。



7.5 与中断相关寄存器定义

名字	地址	读写	复位值	描述
INT_MSK0	0xAA	读写	00000000	中断屏蔽寄存器 0
INT_MSK1	0xAB	读写	00000000	中断屏蔽寄存器 1
INT_PRI0	0xAD	读写	00000000	中断优先级配置寄存器 0
INT_PRI1	0xAE	读写	00000000	中断优先级配置寄存器 1

7.5.1 INT_MSK0 (0xAA)

Bit	7	6	5	4	3	2	1	0
Name	T2MSK	T1MSK	T0MSK	SCK3MSK	P2MSK	P1MSK	P0MSK	LVDMSK
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7	T2MSK	0 = 不屏蔽 Timer2 中断 1 = 屏蔽 Timer2 中断
6	T1MSK	0 = 不屏蔽 Timer1 中断 1 = 屏蔽 Timer1 中断
5	T0MSK	0 = 不屏蔽 Timer0 中断 1 = 屏蔽 Timer0 中断
4	SCK3MSK	0 = 不屏蔽 SCK3 中断 1 = 屏蔽 SCK3 中断
3	P2MSK	0 = 不屏蔽 GPIO 2 中断 1 = 屏蔽 GPIO 2 中断
2	P1MSK	0 = 不屏蔽 GPIO 1 中断 1 = 屏蔽 GPIO 1 中断
1	P0MSK	0 = 不屏蔽 GPIO 0 中断 1 = 屏蔽 GPIO 0 中断
0	LVDMSK	0 = 不屏蔽 LVD 中断 1 = 屏蔽 LVD 中断

7.5.2 INT_MSK1 (0xAB)

Bit	7	6	5	4	3	2	1	0
Name	-	-	-	WDTMSK	UART1MSK	UART0MSK	I2CMSK	ADCMSK
Reset	-	-	-	0	0	0	0	0
Type	-	-	-	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:5	N/A	保留位, 读 0
4	WDTMSK	0 = 不屏蔽 WDT 中断 1 = 屏蔽 WDT 中断
3	UART1MSK	0 = 不屏蔽 UART1 中断 1 = 屏蔽 UART1 中断



2	UARTMSK	0 = 不屏蔽 UART0 中断 1 = 屏蔽 UART0 中断
1	I2CMSK	0 = 不屏蔽 I2C 中断 1 = 屏蔽 I2C 中断
0	ADCMSK	0 = 不屏蔽 ADC 中断 1 = 屏蔽 ADC 中断

7.5.3 INT_PRI0 (0xAD)

Bit	7	6	5	4	3	2	1	0
Name	T2PRI	T1PRI	TOPRI	SCK3PRI	P2PRI	P1PRI	POPRI	LVDPRI
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7	T2PRI	0 = Timer2 中断优先级为低优先级 1 = Timer2 中断优先级为高优先级
6	T1PRI	0 = Timer1 中断优先级为低优先级 1 = Timer1 中断优先级为高优先级
5	TOPRI	0 = Timer0 中断优先级为低优先级 1 = Timer0 中断优先级为高优先级
4	SCK3PRI	0 = SCK3 中断优先级为低优先级 1 = SCK3 中断优先级为高优先级
3	P2PRI	0 = GPIO 2 中断优先级为低优先级 1 = GPIO 2 中断优先级为高优先级
2	P1PRI	0 = GPIO 1 中断优先级为低优先级 1 = GPIO 1 中断优先级为高优先级
1	POPRI	0 = GPIO 0 中断优先级为低优先级 1 = GPIO 0 中断优先级为高优先级
0	LVDPRI	0 = LVD 中断优先级为低优先级 1 = LVD 中断优先级为高优先级

7.5.4 INT_PRI1 (0xAE)

Bit	7	6	5	4	3	2	1	0
Name	-	-	-	WDTPRI	UARIPRI	UARTOPRI	I2CPRI	ADCPRI
Reset	-	-	-	0	0	0	0	0
Type	-	-	-	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:5	N/A	保留位, 读 0
4	WDTPRI	0 = WDT 中断优先级为低优先级 1 = WDT 中断优先级为高优先级



3	UAR1PRI	0 = UART1 中断优先级为低优先级 1 = UART1 中断优先级为高优先级
2	UAR0PRI	0 = UART0 中断优先级为低优先级 1 = UART0 中断优先级为高优先级
1	I2CPRI	0 = I2C 中断优先级为低优先级 1 = I2C 中断优先级为高优先级
0	ADCPRI	0 = ADC 中断优先级为低优先级 1 = ADC 中断优先级为高优先级

8. 时钟

8.1 概述

系统有两个时钟源，来自内部的 16MHz 高速 RC 振荡器和 32KHz 低速 RC 振荡器。

8.2 时钟结构框图




图 11 时钟结构框图

外设	总线时钟	工作时钟
CPU	HCLK_CORE	HCLK_CORE
RAM	HCLK_SRAM	HCLK_SRAM
睡眠定时器	HCLK_MEM	CLK_32K
看门狗	HCLK_MEM	CLK_32K
定时器 0~2	HCLK_MEM	SCK0/CLK_32K
ADC	SCK0	SCK0
UART0/1	HCLK_CORE	SCK1/SCK2/SCK3
I2C	HCLK_CORE	SCK1/SCK2
GPIO	HCLK_MEM	DPx_DI 采样和中断检测 FCLK ADC_ETR 和 BRKIN 异步打拍 FCLK
其他外设		
ANA_CTRL	HCLK_MEM	



8.3 CPU 时钟

CPU 时钟源来自系统时钟 SYSCLK，分频比可以通过寄存器配置为 1、2、4、8、16、32、64、128。CPUCLK 时钟提供 8051 内核工作时钟。

8.4 SCK1 和 SCK2 时钟

SCK1 可以对 SYSCLK 做 1 到 16 分频，SCK2 可以对 SYSCLK 或 SCK1 做 1 到 16 分频，每个都带使能控制。

8.5 SCK3 时钟

SCK3 有 3 个时钟源，分别可以来自 SYSCLK，SCK1，SCK2。SCK3 带一个使能控制，通过使能位可以控制 SCK3 时钟的开关。SCK3 时钟自带一个中断，可以单独使能，每次当 SCK3 的上升沿到来的时候产生一次中断，用户可用该中断来做定时器。

8.6 32K 时钟

如果 SYSCLK 域使用了，32K 时钟（来自 ILO）会同步到 SYSCLK。

8.7 与时钟相关寄存器定义

名字	地址	读写	复位值	描述
CLK_CR	0x94	读写	10000011	系统时钟控制寄存器
PCLK_CR	0x95	读写	11110001	外设时钟控制寄存器
PCLK_DIV12	0x96	读写	00001111	SCK1、SCK2 时钟控制寄存器
PCLK_DIV3	0x97	读写	00110001	SCK3 时钟控制寄存器

8.7.1 CLK_CR (0x94)

Bit	7	6	5	4	3	2	1	0
Name	SCK3IF	-	-	-	-	CPUCKS[2:0]		
Reset	1	-	-	-	-	0	1	1
Type	R/W	-	-	-	-	R/W	R/W	R/W

Bit	Name	Function
7	SCK3IF	0 = 没有 SCK3 中断发生 1 = 有 SCK3 中断发生 对该位写 1 会将其清零 注意：SCK3IF 复位值为 0，而 SCK3 默认情况下是有效的，而且会在软件启动之前就起振，因此软件看到的复位值为 0x83。
6:3	N/A	保留位，读 0
2:0	CPUCKS[2:0]	内核工作频率选择： 000 SYSCLK/8



		001	SYSCLK/4
		010	SYSCLK/2
		011	SYSCLK
		100	SYSCLK/16
		101	SYSCLK/32
		110	SYSCLK/64
		111	SYSCLK/128

8.7.2 PCLK_CR (0x95)

Bit	7	6	5	4	3	2	1	0
Name	SCK0EN	SCK1EN	SCK2EN	SCK3EN	SCK3_IE	SCK2SS	SCK3SS[1:0]	
Reset	1	1	1	1	0	0	0	1
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7	SCK0EN	0 = 禁止 SCK0 时钟 1 = 使能 SCK0 时钟
6	SCK1EN	0 = 禁止 SCK1 时钟 1 = 使能 SCK1 时钟
5	SCK2EN	0 = 禁止 SCK2 时钟 1 = 使能 SCK2 时钟
4	SCK3EN	0 = 禁止 SCK3 时钟 1 = 使能 SCK3 时钟
3	SCK3_IE	0 = 禁止 SCK3 时钟中断 1 = 使能 SCK3 时钟中断
2	SCK2SS	SCK2 时钟源选择，具体使用见 SCK2CKS 说明： 0 CLK_SYS 作为 SCK2 的时钟源 1 SCK1 作为 SCK2 的时钟源
1:0	SCK3SS[1:0]	SCK3 时钟源选择： 00 关闭 SCK3 时钟 01 来自 SYSCLK 10 来自 SCK1 时钟 11 来自 SCK2 时钟

8.7.3 PCLK_DIV12 (0x96)

Bit	7	6	5	4	3	2	1	0
Name	SCK1CKS				SCK2CKS			
Reset	0	0	0	0	1	1	1	1
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:4	SCK1CKS	控制 SCK1 时钟分频： $f_{SCK1} = f_{SYSCLK} / (SCK1CKS + 1)$
3:0	SCK2CKS	控制 SCK2 时钟分频： SCK2SS=0 时 $f_{SCK2} = f_{SYSCLK} / (SCK2CKS + 1)$



		SCK2SS=1 时 $f_{SCK2} = f_{SYSCLK} / (SCK2CKS+1) / (SCK1CKS+1)$
--	--	--

8.7.4 PCLK_DIV3 (0x97)

Bit	7	6	5	4	3	2	1	0
Name	SCK3CKS							
Reset	0	0	1	1	0	0	0	1
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	SCK3CKS	<p>控制 SCK3 时钟的分频，频率和 SCK3SS 的值相关，具体计算方法如下： 当 SCK3SS 等于：</p> <p>00 关闭 SCK3 时钟</p> <p>10 $f_{SCK3} = f_{SYSCLK} / (SCK3CKS+1)$</p> <p>10 $f_{SCK3} = f_{SYSCLK} / (SCK3CKS+1) / (SCK1CKS+1)$</p> <p>11 $f_{SCK3} = f_{SYSCLK} / (SCK3CKS+1) / (SCK2CKS+1)$</p>



9. 复位

复位源有 4 个，其中包括 3 个全局复位：POR 复位，BOR 复位和看门狗复位，还有一个软复位。

9.1 看门狗复位

参考 11.2。

9.2 欠压复位

芯片内建欠压复位（BOR）模块，如果检测到了电源电压低于欠压复位所设定的点会触发欠压复位。欠压复位模块复位后默认使能，只要发生上电复位该模块都会处于使能状态。欠压电压 4 档可调。欠压复位的寄存器描述见 12.2.1.2。

10. 外设

10.1 8-bit 基本计数器

10.1.1 概述

8 位基本定时器内部包含一个 8 位自动重装向上计数器，带预分频。可以用作基本的间隔定时器中断，计时溢出可以产生中断。主要特性如下：

- 8-bit 自动重装向上计数器
- 3-bit 可编程预分频，分频比 1, 2, 4, 8, 16, 32, 64, 128
- 计数器溢出产生中断同时重装计数器
- 计数时钟可选 SCK0 时钟，32KHz 看门狗时钟

10.1.2 结构框图




图 12 TIMERO 结构框图

10.1.3 与 TIMO 相关寄存器定义

名字	地址	读写	默认值	描述
TIMO_CR	0xF8	读写	0x00	Timer0 控制寄存器
TIMO_CNTR	0xF9	只读	0x00	Timer0 计数值寄存器
TIMO_ARR	0xFA	读写	0x00	Timer0 自动重装寄存器
TIMO_IE	0xFB	读写	0x00	Timer0 中断控制寄存器
TIMO_SR	0xFC	读写	0x00	Timer0 状态寄存器
SSCONR	0xFD	读写	0x00	TIMER1/2 软件同步控制寄存器

10.1.3.1 TIMO_CR (0xF8)

Bit	7	6	5	4	3	2	1	0
Name	-	-	TIMO_CLKSEL[1:0]		TIMO_CLKDIV[2:0]			TIMO_EN
Reset	-	-	0	0	0	0	0	0
Type	-	-	R/W	R/W	R/W	R/W	R/W	R/W



Bit	Name	Function
7:6	N/A	保留位, 读 0
5:4	TIMO_CLKSEL[1:0]	TIMERO 时钟选择: 00 SCK0 01 内部 32K 时钟 10 保留 11 保留
3:1	TIMO_CLKDIV[2:0]	TIMERO 预分频选择: 000 1 分频 001 2 分频 010 4 分频 011 8 分频 100 16 分频 101 32 分频 110 64 分频 111 128 分频
0	TIMO_EN	0 = TIMERO 关 1 = TIMERO 开 注意: 修改 TIMO_CLKSEL 和 TIMO_CLKDIV 寄存器配置必须在 TIMO_EN 为 0 的时候进行。

10.1.3.2 TIMO_CNTR (0xF9)

Bit	7	6	5	4	3	2	1	0
Name	TIMO_CNTR							
Reset	0	0	0	0	0	0	0	0
Type	RO:0	RO:0	RO:0	RO:0	RO:0	RO:0	RO:0	RO:0

Bit	Name	Function
7:0	TIMO_CNTR	TIMERO 计数值寄存器

10.1.3.3 TIMO_ARR (0xFA)

Bit	7	6	5	4	3	2	1	0
Name	TIMO_ARR							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	TIMO_ARR	TIMERO 自动重装寄存器。

10.1.3.4 TIMO_IE (0xFB)

Bit	7	6	5	4	3	2	1	0
Name	-	-	-	-	-	-	-	TIMO_TCIE
Reset	-	-	-	-	-	-	-	0
Type	-	-	-	-	-	-	-	R/W

Bit	Name	Function
7:1	N/A	保留位, 读 0



0	TIMO_TCIE	0 = 溢出中断关 1 = 溢出中断开
---	-----------	------------------------

10.1.3.5 TIMO_SR (0xFC)

Bit	7	6	5	4	3	2	1	0
Name	-	-	-	-	-	-	-	TIMO_TC
Reset	-	-	-	-	-	-	-	0
Type	-	-	-	-	-	-	-	R/W

Bit	Name	Function
7:1	N/A	保留位, 读 0
0	TIMO_TC	定时器 0 溢出标志位: 0 TIMER0 未发生溢出 1 TIMER0 发生溢出 写 1 清零该标志位, 写 0 无效

10.1.3.6 SSCRNR (0xFD)

Bit	7	6	5	4	3	2	1	0
Name	-	-	-	-	SSREQ2[1:0]		SSREQ1[1:0]	
Reset	-	-	-	-	0	0	0	0
Type	-	-	-	-	R/W	R/W	R/W	R/W

Bit	Name	Function
7:4	N/A	保留位, 读 0
3:2	SSREQ2[1:0]	写 01: TIMER2 开始计数; 写 10: TIMER2 停止计数; 此时输出使用 GPIO 配置; 写 11: TIMER2 暂停计数, 计数值保持; 此时输出保持前一状态; 写 00: 无效; 读出值为 0。
1:0	SSREQ1[1:0]	写 01: TIMER1 开始计数; 写 10: TIMER1 停止计数; 此时输出使用 GPIO 配置; 写 11: TIMER1 暂停计数, 计数值保持; 此时输出保持前一状态; 写 00: 无效; 读出值为 0。

10.2 16-bit 高级计数器

10.2.1 概述

高级定时器是一个包含两个定时器 TIMER1/2。TIMER1/2 是功能相同的高级计数器, 可用于产生不同形式的时钟波形, 一个定时器可以产生同频的一组互补 PWM 或者 2 路 PWM 独立输出。可以捕获外界输入进行脉冲宽度或周期测量。



10.2.2 主要特性

主要特性如下：

- 内置 16 位计数器，向上或者向下计数，自动重装
- 支持三角波计数模式和锯齿波计数模式
- 支持计数周期自动重装
- 支持 6 种时钟源
 - 系统时钟:SYSCLK
 - 32KHz 时钟
 - 定时器输入通道 A 上升沿（需打开捕获使能）
 - 定时器输入通道 B 上升沿（需打开捕获使能）
 - 定时器输入通道 A 下降沿（需打开捕获使能）
 - 定时器输入通道 B 下降沿（需打开捕获使能）
- 时钟源预分频，分频系数 1~16
- 输入捕获（上升沿，下降沿和双沿）和比较输出功能
- 可选输入 CHA/CHB 的沿（上升沿，下降沿）作为时钟，进行计数。
- 刹车输入，可以将 TIMER1/2 的输出置为特定的状态（高电平，低电平，高阻态）
- 支持输入捕获功能和比较输出功能的周期间隔相应，响应间隔周期为 1、2、4、8、16、32、64、128
- 支持 timer2 捕获 timer1
- 支持 PWM 输出功能
 - 可输出 2 路独立 PWM 或者 1 路互补 PWM，互补输出可编程死区
 - 支持刹车功能，刹车输入包括：ADC 输出，外部引脚 BKIN(DP1_2)输入
 - 影子寄存器，对应寄存器按顺序写入更新（先写高 8 位，再写低 8 位）
 - 支持三角波模式和锯齿波模式的 PWM 输出控制
- 中断，在以下事件产生中断：
 - 计数器上溢或下溢
 - 输入捕获
 - 比较输出
 - 刹车产生

10.2.3 结构框图




图 13 timer 时钟结构框图

10.2.4 基本动作

基本波形模式

TIMER1/2 有 2 种基本计数波形模式，锯齿波模式和三角波模式。

锯齿波模式：



向上计数：计数器每节拍增加 1，直至等于计数周期值时重载为 0；

向下计数：计数器每节拍减少 1，直至为 0 时自动加载计数周期值；

三角波模式：

向上计数：计数器每节拍增加 1，直至等于计数周期值时计数器每节拍减少 1，直至为 0；

向下计数：计数器每节拍减少 1，直至等于 0 时计数器每节拍增加 1，直至为计数周期值；



比较输出

TIMER1/2 一个定时器有 2 个比较输出端口 (TIMx_CHA、TIMx_CHB)，可在计数值与计数基准值比较匹配时输出指定的电平。GCMAR、GCMBR 寄存器分别对应了 TIMx_CHA、TIMx_CHB 的计数比较基准值。当计数器的计数值和 GCMAR 相等时，TIMx_CHA 端口输出指定的电平；当计数器的计数值和 GCMBR 相等时，TIMx_CHB 端口输出指定电平。

TIMx_CHA、TIMx_CHB 端口的计数起始电平和计数比较匹配时的电平由 TIM1_PCONRA.PA_INITVAL 和 TIM1_PCONRA.CAPA_OUT 定义。下图为比较输出的动作示例。




图 14

捕获输入

TIMER1/2 都具有捕获输入功能，具备 2 组捕获输入寄存器 (GCMAR_S、GCMBR_S)，用于保存捕获到的计数值。设定端口控制寄存器 (PCONRA/ PCONRB) 的 capa_en/capb_en 位为 1，对应端口的捕获输入功能就有效了。当设定了对应的捕获输入条件且该条件有效时，当前的计数值就被保存到相应的寄存器 (GCMAR_S、GCMBR_S) 中。每组捕获输入的条件可选 TIMx_CHA 或 TIMx_CHB 的上升沿，下降沿或上升下降沿，通过 CAPA_MODE/CAPB_MODE 来设定对应端口的捕获条件。

捕获是根据外部信号的沿采样内部计数器的值，TIM1_ARR_L 和 TIM1_ARR_H 这两个寄存器决定了定时器内部计数器的溢出时间，捕获模式要设置，建议两个寄存器都设置成 0xFF，捕获模式推荐使用三角波模式，三角波模式的捕获图参考下图。

捕获模式读取这两个寄存器的值要把 TIMx_CR 的 SEL_SREG 设置成 0 才能读到真的捕获值，否则读取的是配置寄存器时写入的 GCMAR 和 GCMBR 值。SEL_SREG 只影响这两个寄存器的读，捕获模式下写这两个寄存器没有意义。




图 15

10.2.5 时钟源选择

TIMER1/2 的计数时钟可以有以下几种选择：

- 系统时钟 (SYSCLK)
- 内部低速 RC 振荡器 32kHz 时钟

时钟分频 1-16 可选。

可选输入 CHA/CHB 的沿 (上升沿, 下降沿) 作为时钟, 进行计数。

10.2.6 计数方向

TIMER1/2 的计数器计数方向可通过软件方式改变。不同波形模式时, 改变计数方向的方法略有不同。

10.2.6.1 锯齿波计数方向

锯齿波模式时, 计数方向可在计数器计数中或者计数停止时设定。

在向上计数中时, 设定 GCONR.DIR=0 (向下计数), 则计数器计数到上溢后变为向下计数模式; 在向下计数中时, 设定 GCONR.DIR=1 (向上计数), 则计数器计数到下溢后变为向上计数模式。

在计数停止时, 设定 GCONR.DIR 位。则计数开始后直至上溢或下溢时, GCONR.DIR 的设定才会反映到计数中。


10.2.6.2 三角波计数方向

三角波模式时, 计数方向只能在计数器停止时设定。在计数中设定计数方向无效。在计数停止时, 设定 CR.DIR 位。则计数开始后直至上溢或下溢时, CR.DIR 的设定才会反映到计数中。

10.2.7 数字滤波


TIMER1/2 的 TIMX_CHA、TIMX_CHB 端口以及刹车输入 ADC 比较输出和 BRKIN 管脚输入都有数字滤波功能。可通过设定 PA_FILTER_EN/PB_FILTER_EN/TIM1_CR 开启对应端口的滤波功能。滤波时钟为计数器当前工作时钟。

在滤波采样基准时钟采样到端口上 3 次一致的电平时, 该电平被当作有效电平传送到模块内部; 小于 3 次一致的电平会被当作外部干扰滤掉, 不传送到模块内部。其动作例如所示。



10.2.8 软件同步

TIMER1/2 可通过设定软件同步启动寄存器 (SSCONR), 实现目标 TIMER1/2 的同步启动。



10.2.8.1 软件同步暂停

TIMER1/2 可通过设定软件同步停止寄存器 (SSCONR)，实现目标 TIMER1/2 的同步暂停，此时计数器处于暂停状态，对同步启动寄存器 (SSCONR) 写 1 可以继续计数。

10.2.8.2 软件同步停止

TIMER1/2 可通过设定软件同步清零寄存器 (SSCONR)，实现目标 TIMER1/2 的同步清零，此时计数器会复位到初始状态。

软件同步动作相关寄存器 (SSCONR) 是一组独立于 TIMER1/2 外的寄存器，这组寄存器的各个位只在写 1 时有效，写 0 无效。在读取 SSCONR 寄存器时，会读出 0。

10.2.9 缓存功能

缓存动作是指在缓存传送时间点，发生以下事件：

- 通用周期基准值缓存寄存器 (TIMx_ARRL、TIMx_ARRH) 的值自动传送到通用周期基准值寄存器 (TIMx_ARRL_S、TIMx_ARRH_S) 中；
- 通用比较基准值缓存寄存器 (GCMAR、GCMBR) 的值自动传送到通用比较基准值寄存器 (GCMAR_S、GCMBR_S) 中 (比较输出时)；

如图所示，是比较输出动作时、通用比较基准值寄存器的单缓存方式的时序图。从中可以看到，在计数期间改变通用比较基准值寄存器 (GCMAR) 的值可以调整输出占空比，改变通用周期基准值寄存器 (TIMx_ARRL、TIMx_ARRH) 的值可以调整输出周期。




图 16

10.2.9.1 缓存传送时间点

周期值缓存传送时间点为锯齿波时递加计数上溢点或递减计数下溢点、三角波时计数谷点。

锯齿波模式时，缓存传送发生在上溢点或下溢点。

三角波模式时，缓存传送发生在计数谷点。

捕获输入动作缓存传送时间点为捕获输入动作时。

在锯齿波计数模式或硬件计数模式时，正常的比较输出动作期间若有清零动作产生，通用周期基准值、通用比较基准值、等会根据相应的缓存动作设定状况发生一次缓存传送。

10.2.10 通用 PWM 输出

10.2.10.1 独立 PWM 输出

每个定时器的 2 个端口 TIMx_CHA、TIMx_CHB 能独立的输出 PWM 波。如图所示，定时器 Timer1 的 CHA 端口输出 PWM 波。（输出 PWM 波，则需要配置 TIMx_BRAKE 的 TIx_MOE 为 1）




图 17

10.2.10.2 互补 PWM 输出

TIMx_CHA 端口和 TIMx_CHB 端口，在不同的模式下可组合输出互补 PWM 波形。（输出 PWM 波，则需要配置 TIMx_BRAKE 的 TIx_MOE 为 1）。

软件设定 GCMBR 互补 PWM 输出

软件设定 GCMBR 互补 PWM 输出是指在锯齿波模式和三角波模式下，用于 TIMx_CHB 端口波形输出的通用比较基准值寄存器（GCMBR）的值由寄存器直接设定，与通用比较基准值寄存器（GCMAR）的值没有直接关系。下图为软件设定 GCMBR 互补 PWM 波的示例。




图 18

硬件设定 GCMBR 互补 PWM 输出

硬件设定 GCMBR 互补 PWM 输出是指在三角波模式下，用于 TIMx_CHB 端口波形输出的通用比较基准值寄存器（GCMBR）的值由通用比较基准值寄存器（GCMAR）和死区时间基准值寄存器（DTUA）的值运算决定。图为硬件设定 GCMBR 互补 PWM 波输出例。死区时间基准值寄存器（DTUA）为 8bit，调整范围为 1~255(计数步长时间)。当死区使能时 DTUA 不能为 0。死区使能时，在死区中 PWM 波输出的信号由对应管脚的 GPIO 配置决定，即相应管脚的 DM/DR 寄存器决定。DM/DR 寄存器可以根据需要配置成高阻或者固定高/低电平。（输出 PWM 波，则需要配置 TIMx_BRAKE 的 TIx_MOE 为 1）




图 19

PWM 互补输出时,死区可以通过配置寄存器 TIM1_DTR.DTH_A/TIM1_DTR.DTH_B/TIM2_DTR.DTH_A/TIM2_DTR.DTH_B 来使能 HALF 功能。HALF 功能使能后,相应 PWM 波输出的死区信号会少半个 16M 时钟周期宽度即 31.25ns。可以用于更细的死区控制,如果用户需要死区宽度为 16M 时钟周期的整数倍,则不需要使能 HALF 功能,如果用户需要半个 16M 时钟周期的奇数倍时则需要使能 HALF 功能。这种场景下,PWM 波实际的输出效果相当于 DTUA 寄存器的值减去 0.5,即: $DTUA_{real} = DTUA - 0.5$

而当 PWM 互补输出死区使能时,DTUA 最小配置为 1,那么实际产生的死区宽度就可以为 16M 时钟周期的一半即 31.25ns。**注意:应用 HALF 功能时,系统时钟只能设置为 16M,不能进行分频。**

10.2.11 周期间隔响应

TIMER1/2 的通用比较基准值寄存器 (GCMAR, GCMBR),在计数比较匹配时可分别产生专用有效请求信号。

该请求信号可以每间隔几个周期后产生一次有效的请求信号。通过设定有效周期寄存器 (VPERR) 的 VPERR.PCNTS 位来指定每隔多少个周期请求信号有效一次,其它周期内即使计数值和比较基准值寄存器 GCMAR 或 GCMBR 的值相等,也不会输出有效的请求信号。图所示是周期间隔有效请求信号的动作例。




图 20

10.2.12 保护机制

高级计数器可以对端口的输出状态进行保护控制。

高级计数器有 4 个共用的端口输入无效事件 (来自 ADC、外部引脚 BKIN—DP1_2),每个接口上选通的异常状况事件可从刹车控制设定 (TIMx_BRAKE、TIMx_DTR 寄存器决定刹车使能和刹车事件来源),当这些接口上监测到异常状况时,可以实现对通用 PWM 输出的控制。

端口作为通用 PWM 输出端口在刹车控制异常事件发生时,端口状态可以变为输出高阻态、输出低电平或输出高电平 (由对应的 GPIO 的配置决定)。

10.2.13 中断说明

TIMER1/2 各含有 4 类共计 6 个中断。分别是 2 个通用计数比较匹配中断 (含 2 个捕获输入中断)、2 个计数周期匹配中断、2 个刹车保护中断。



10.2.14 内部互连

- ADC 输出可以触发刹车功能。
- 外部 BKIN 引脚 (DP1_2) 可以触发刹车功能。
- TIMER1/2 的 PWM 波输出可以触发 ADC 采样功能。

10.2.15 timer2 捕获 timer1

timer2 捕获 timer1 的时钟和定时器，触发源为 timer2 的 CHx 端口。

10.2.16 TIM1 和 TIM2 相关寄存器定义

名字	地址	读写	复位值	描述
TIM1_CR	0xC0	读写	00000000	Timer1 控制寄存器
TIM1_IE	0xC1	读写	00000000	Timer1 中断控制寄存器
TIM1_SR	0xC2	读写	00000000	Timer1 状态寄存器
TIM1_FCONR	0xFF50	读写	00000000	Timer1 时钟控制寄存器
TIM1_VPERR	0xFF51	读写	00000000	Timer1 周期间隔响应控制寄存器
TIM1_DTUA	0xFF52	读写	00000000	Timer1 死区时间寄存器
TIM1_BRAKE	0xFF53	读写	00000000	Timer1 刹车控制寄存器
TIM1_DTR	0xFF54	读写	00000000	Timer1 死区控制寄存器
TIM1_PCONRA	0xFF55	读写	00000000	Timer1 端口 A 控制寄存器
TIM1_PCONRB	0xFF56	读写	00000000	Timer1 端口 B 控制寄存器
TIM1_CNTL	0xFF58	只读	00000000	Timer1 计数值寄存器低 8 位
TIM1_CNTH	0xFF59	只读	00000000	Timer1 计数值寄存器高 8 位
TIM1_ARRL	0xFF5A	读写	00000000	Timer1 自动重载寄存器低 8 位
TIM1_ARRH	0xFF5B	读写	00000000	Timer1 自动重载寄存器高 8 位
TIM1_GCMARL	0xFF5C	读写	00000000	Timer1 比较捕获寄存器 A 低 8 位
TIM1_GCMARH	0xFF5D	读写	00000000	Timer1 比较捕获寄存器 A 高 8 位
TIM1_GCMBRL	0xFF5E	读写	00000000	Timer1 比较捕获寄存器 B 低 8 位
TIM1_GCMBRH	0xFF5F	读写	00000000	Timer1 比较捕获寄存器 B 高 8 位
TIM2_CR	0xC8	读写	00000000	Timer2 控制寄存器
TIM2_IE	0xC9	读写	00000000	Timer2 中断控制寄存器
TIM2_SR	0xCA	读写	00000000	Timer2 状态寄存器
TIM2_FCONR	0xFF60	读写	00000000	Timer2 时钟控制寄存器
TIM2_VPERR	0xFF61	读写	00000000	Timer2 周期间隔响应控制寄存器
TIM2_DTUA	0xFF62	读写	00000000	Timer2 死区时间寄存器
TIM2_BRAKE	0xFF63	读写	00000000	Timer2 刹车控制寄存器
TIM2_DTR	0xFF64	读写	00000000	Timer2 死区控制寄存器
TIM2_PCONRA	0xFF65	读写	00000000	Timer2 端口 A 控制寄存器
TIM2_PCONRB	0xFF66	读写	00000000	Timer2 端口 B 控制寄存器
TIM2_CNTL	0xFF68	只读	00000000	Timer2 计数值寄存器低 8 位



TIM2_CNTH	0xFF69	只读	00000000	Timer2 计数值寄存器高 8 位
TIM2_ARRL	0xFF6A	读写	00000000	Timer2 自动重载寄存器低 8 位
TIM2_ARRH	0xFF6B	读写	00000000	Timer2 自动重载寄存器高 8 位
TIM2_GCMARL	0xFF6C	读写	00000000	Timer2 比较捕获寄存器 A 低 8 位
TIM2_GCMARH	0xFF6D	读写	00000000	Timer2 比较捕获寄存器 A 高 8 位
TIM2_GCMBRL	0xFF6E	读写	00000000	Timer2 比较捕获寄存器 B 低 8 位
TIM2_GCMBRH	0xFF6F	读写	00000000	Timer2 比较捕获寄存器 B 高 8 位

10.2.16.1 TIM1_CR (0xC0)

Bit	7	6	5	4	3	2	1	0
Name	-	-	ADC_FILTER_EN	SEL_SREG	DIR	MODE[1:0]		TIM1_EN
Reset	-	-	0	0	0	0	0	0
Type	-	-	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:6	N/A	保留位, 读 0
5	ADC_FILTER_EN	刹车输入 ADC 比较输出滤波和 BRKIN 管脚输入滤波控制 0 刹车输入 ADC 比较输出和 BRKIN 管脚关数字滤波 1 刹车输入 ADC 比较输出和 BRKIN 管脚开数字滤波 TIMER1/2 共用, 只在 TIMER1 设定, TIMER2 共用 TIMER1 设定
4	SEL_SREG	影子寄存器控制 0 ARR GCMAR GCMBR 读到影子寄存器的值或捕获值 1 ARR GCMAR GCMBR 读到当前设定的值
3	DIR	计数器计数方向 0 向上计数 1 向下计数
2:1	MODE[1:0]	计数器计数模式 00 锯齿波计数模式 01 三角波计数模式 10/11 保留
0	TIM1_EN	TIMER1 使能控制 0 关闭 TIMER1 1 使能 TIMER1

10.2.16.2 TIM1_FCONR (0xFF50)

Bit	7	6	5	4	3	2	1	0
Name	-	CLK_SEL[2:0]			PRE_DIV[3:0]			
Reset	-	0	0	0	0	0	0	0
Type	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7	N/A	保留位, 读 0
6:4	CLK_SEL[2:0]	TIMER1 时钟源选择: 000 SYSClk



		001 看门狗时钟 32kHz 010 reserved 011 reserved 100 TIM1_CHA 上升沿 101 TIM1_CHB 上升沿 110 TIM1_CHA 下降沿 111 TIM1_CHB 下降沿
3:0	PRE_DIV[3:0]	TIMER1 预分频选择: 0~15 对应 1~16 分频 注意: 修改 CLK_SEL 和 PRE_DIV 寄存器配置必须在 TIM1_EN 为 0 的时候进行。

10.2.16.3 TIM1_CNTL (0xFF58)

Bit	7	6	5	4	3	2	1	0
Name	TIM1_CNTR[7:0]							
Reset	0x00							
Type	R0:0							

Bit	Name	Function
7	TIM1_CNTR[7:0]	计数器计数寄存器低 8 位。

10.2.16.4 TIM1_CNTH (0xFF59)

Bit	7	6	5	4	3	2	1	0
Name	TIM1_CNTR[15:8]							
Reset	0x00							
Type	R0:0							

Bit	Name	Function
7:0	TIM1_CNTR[15:8]	计数器计数寄存器高 8 位。

10.2.16.5 TIM1_ARRL (0xFF5A)

Bit	7	6	5	4	3	2	1	0
Name	TIM1_ARRL							
Reset	0x00							
Type	R/W							

Bit	Name	Function
7:0	TIM1_ARRL	自动重载值寄存器低 8 位, 需先写高 8 位再写低 8 位。

10.2.16.6 TIM1_ARRH (0xFF5B)

Bit	7	6	5	4	3	2	1	0
Name	TIM1_ARRH							
Reset	0x00							
Type	R/W							

Bit	Name	Function
-----	------	----------



7:0	TIM1_ARRH	自动重载值寄存器高 8 位，需先写高 8 位再写低 8 位。
-----	-----------	--------------------------------

10.2.16.7 TIM1_GCMARL (0xFF5C)

Bit	7	6	5	4	3	2	1	0
Name	TIM1_GCMARL							
Reset	0x00							
Type	R/W							

Bit	Name	Function
7:0	TIM1_GCMARL	计数模式下比较值，捕获模式下 CHA 捕获值，GCMAR 低 8 位，需先写高 8 位再写低 8 位。

10.2.16.8 TIM1_GCMARH (0xFF5D)

Bit	7	6	5	4	3	2	1	0
Name	TIM1_GCMARH							
Reset	0x00							
Type	R/W							

Bit	Name	Function
7:0	TIM1_GCMARH	计数模式下比较值，捕获模式下 CHA 捕获值，GCMAR 高 8 位，需先写高 8 位再写低 8 位。

10.2.16.9 TIM1_GCMBRL (0xFF5E)

Bit	7	6	5	4	3	2	1	0
Name	TIM1_GCMBRL							
Reset	0x00							
Type	R/W							

Bit	Name	Function
7:0	TIM1_GCMBRL	计数模式下比较值，捕获模式下 CHB 捕获值，GCMBR 低 8 位，需先写高 8 位再写低 8 位。

10.2.16.10 TIM1_GCMBRH (0xFF5F)

Bit	7	6	5	4	3	2	1	0
Name	TIM1_GCMBRH							
Reset	0x00							
Type	R/W							

Bit	Name	Function
7:0	TIM1_GCMBRH	计数模式下比较值，捕获模式下 CHB 捕获值，GCMAR 高 8 位，需先写高 8 位再写低 8 位。

10.2.16.11 TIM1_VPERR (0xFF51)

Bit	7	6	5	4	3	2	1	0
Name	-	-	PCNTE[1:0]		-	PCNTS[2:0]		
Reset	-	-	0	0	-	0	0	0



Type	-	-	R/W	R/W	-	R/W	R/W	R/W
Bit	Name	Function						
7:6	N/A	保留位, 读 0						
5:4	PCNTE[1:0]	周期间隔响应计数条件: 00 有效周期选择功能无效 01 锯齿波计数上、下溢点或三角波波峰作为计数条件 10 锯齿波计数上、下溢点或三角波波谷作为计数条件 11 锯齿波计数上、下溢点或三角波波谷、波峰作为计数条件						
3	N/A	保留位, 读 0						
2:0	PCNTS[2:0]	周期间隔响应周期: 000 1 个周期响应一次 001 2 个周期响应一次 010 4 个周期响应一次 011 8 个周期响应一次 100 16 个周期响应一次 101 32 个周期响应一次 110 64 个周期响应一次 111 128 个周期响应一次						

10. 2. 16. 12 TIM1_DTUA (0xFF52)

Bit	7	6	5	4	3	2	1	0
Name	TIM1_DTUA							
Reset	0x00							
Type	R/W							

Bit	Name	Function
7:0	TIM1_DTUA	TIMER1 死区时间设定值。

10. 2. 16. 13 TIM1_BRAKE (0xFF53)

Bit	7	6	5	4	3	2	1	0
Name	TIB_MOE	TIB_AOE	TIB_SEL	TIB_EN	TIA_MOE	TIA_AOE	TIA_SEL	TIA_EN
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7	TIB_MOE	TIM1_CHB 主输出使能 刹车事件有效时, 会立即被同步清零。根据 AOE 的选择, 通过软件置 1 或硬件自动置 1 1 TIM1_CHB 主输出有效 0 TIM1_CHB 主输出关闭
6	TIB_AOE	自动输出使能 1 有刹车事件产生时, MOE 可被软件和溢出事件置 1 0 有刹车事件产生时, MOE 只被软件置 1
5	TIB_SEL	选择 TIM1_CHB 刹车来源 0 TIM1_CHB 刹车事件选择 ADC 比较输出 1 TIM1_CHB 刹车事件选择 P1.2 BKIN 输入



4	TIB_EN	刹车功能控制 1 TIM1_CHB 刹车有效 0 TIM1_CHB 刹车无效
3	TIA_MOE	TIM1_CHA 主输出使能 刹车事件有效时，会立即被同步清零。根据 AOE 的选择，通过软件置 1 或硬件自动置 1 1 TIM1_CHA 主输出有效 0 TIM1_CHA 主输出关闭
2	TIA_AOE	TIM1_CHA 自动输出使能 1 有刹车事件产生时，MOE 可被软件和溢出事件置 1 0 有刹车事件产生时，MOE 只被软件置 1
1	TIA_SEL	选择 TIM1_CHA 刹车来源 0 TIM1_CHA 刹车事件选择 ADC 比较输出 1 TIM1_CHA 刹车事件选择 P1.2 BKIN 输入
0	TIA_EN	TIM1_CHA 刹车功能控制 1 TIM1_CHA 刹车有效 0 TIM1_CHA 刹车无效

10.2.16.14 TIM1_DTR (0xFF54)

Bit	7	6	5	4	3	2	1	0
Name	-	-	-	HW_CPWM	DTH_B	DTB_EN	DTH_A	DTA_EN
Reset	-	-	-	0	0	0	0	0
Type	-	-	-	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:5	N/A	保留位，读 0
4	HW_CPWM	控制 GCMBR 互补模式 0 硬件设定 GCMBR 互补 PWM 输出模式关 1 硬件设定 GCMBR 互补 PWM 输出模式开
3	DTH_B	控制死区输出是否使能 HALF 功能 1 输出 B 使能 HALF 功能 0 输出 B 不使能 HALF 功能 注：具体应用请参考 10.2.10 章节里面的详细说明。
2	DTB_EN	死区控制使能 1 输出 B 死区控制有效 0 输出 B 死区控制无效
1	DTH_A	控制死区输出是否使能 HALF 功能 1 输出 A 使能 HALF 功能 0 输出 A 不使能 HALF 功能 注：具体应用请参考 10.2.10 章节里面的详细说明。
0	DTA_EN	死区控制使能 1 输出 A 死区控制有效 0 输出 A 死区控制无效



10. 2. 16. 15 TIM1_PCONRA (0xFF55)

Bit	7	6	5	4	3	2	1	0
Name	PA_INITVAL	CMPA_VAL[1:0]		PA_ENO	PA_FILTER_EN	CAPA_MODE[1:0]		CAPA_EN
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7	PA_INITVAL	设置 TIM1_CHA 的输出： 1 TIM1_CHA 的初始值为 1 0 TIM1_CHA 的初始值为 0 TIMER1 关时设定有效，TIMER1 开时中间设定无效
6:5	CMPA_VAL[1:0]	配置 TIM1_CHA 比较输出值： 00 计数值小于比较值为 1，大于为 0 01 计数值大于比较值为 1，小于为 0 10 比较值匹配，输出取反前一状态 11 比较值匹配，输出保持前一状态
4	PA_ENO	TIM1_CHA 输出控制： 1 TIM1_CHA 输出打开 0 TIM1_CHA 输出关闭
3	PA_FILTER_EN	TIM1_CHA 输入滤波使能 1 TIM1_CHA 输入数字滤波打开 0 TIM1_CHA 输入数字滤波关闭
2:1	CAPA_MODE[1:0]	TIM1_CHA 捕获模式选择： 00 不捕获 01 捕获上升沿 10 捕获下降沿 11 捕获上升沿与下降沿
0	CAPA_EN	TIM1_CHA 捕获模式使能： 1 TIM1_CHA 捕获模式开 0 TIM1_CHA 捕获模式关

10. 2. 16. 16 TIM1_PCONRB (0xFF56)

Bit	7	6	5	4	3	2	1	0
Name	PB_INITVAL	CMPB_VAL[1:0]		PB_ENO	PB_FILTER_EN	CAPB_MODE[1:0]		CAPB_EN
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7	PB_INITVAL	设置 TIM1_CHB 的输出： 1 TIM1_CHB 的初始值为 1 0 TIM1_CHB 的初始值为 0 TIMER1 关时设定有效，TIMER1 开时中间设定无效
6:5	CMPB_VAL[1:0]	配置 TIM1_CHB 比较输出值： 00 计数值小于比较值为 1，大于为 0 01 计数值大于比较值为 1，小于为 0



		10 比较值匹配, 输出取反前一状态 11 比较值匹配, 输出保持前一状态
4	PB_ENO	TIM1_CHB 输出控制: 1 TIM1_CHB 输出打开 0 TIM1_CHB 输出关闭
3	PB_FILTER_EN	TIM1_CHB 输入滤波使能: 1 TIM1_CHB 输入数字滤波打开 0 TIM1_CHB 输入数字滤波关闭
2:1	CAPB_MODE[1:0]	TIM1_CHB 捕获模式选择: 00 不捕获 01 捕获上升沿 10 捕获下降沿 11 捕获上升沿与下降沿
0	CAPB_EN	TIM1_CHB 捕获模式使能: 1 TIM1_CHB 捕获模式开 0 TIM1_CHB 捕获模式关

10.2.16.17 TIM1_IE (0xC1)

Bit	7	6	5	4	3	2	1	0
Name	-	-	BRAKEB_IE	BRAKEA_IE	CMPB_IE	CMPA_IE	UD_IE	OV_IE
Reset	-	-	0	0	0	0	0	0
Type	-	-	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:6	N/A	保留位, 读 0
5	BRAKEB_IE	TIM1_CHB 刹车中断使能: 1 TIM1_CHB 刹车中断使能开 0 TIM1_CHB 刹车中断使能关
4	BRAKEA_IE	TIM1_CHA 刹车中断使能: 1 TIM1_CHA 刹车中断使能开 0 TIM1_CHA 刹车中断使能关
3	CMPB_IE	TIM1_CHB 比较或者捕获中断使能: 1 TIM1_CHB 比较匹配或者捕获中断开 0 TIM1_CHB 比较匹配或者捕获中断关
2	CMPA_IE	TIM1_CHA 比较或者捕获中断使能: 1 TIM1_CHA 比较匹配或者捕获中断开 0 TIM1_CHA 比较匹配或者捕获中断关
1	UD_IE	下溢中断使能: 1 计数器下溢中断开 0 计数器下溢中断关
0	OV_IE	上溢中断使能: 1 计数器上溢中断开 0 计数器上溢中断关



10.2.16.18 TIM1_SR (0xC2)

Bit	7	6	5	4	3	2	1	0
Name	-	-	BRAKEB_IF	BRAKEA_IF	CMB_IF	CMA_IF	UD_IF	OV_IF
Reset	-	-	0	0	0	0	0	0
Type	-	-	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:6	N/A	保留位，读 0
5	BRAKEB_IF	TIM1_CHB 刹车中断标志： 1 TIM1_CHB 输入发生刹车事件，刹车信号无效时 0 CHB 输入未发生刹车事件 写 1 清零该标志位
4	BRAKEA_IF	TIM1_CHA 刹车中断标志： 1 TIM1_CHA 输入发生刹车事件，刹车信号无效时 0 TIM1_CHA 输入未发生刹车事件 写 1 清零该标志位
3	CMPB_IF	TIM1_CHB 比较或者捕获中断标志： 1 发生 TIM1_CHB 比较匹配或者捕获，写 1 清零 0 未发生 TIM1_CHB 比较匹配或者捕获 写 1 清零该标志位
2	CMPA_IF	TIM1_CHA 比较或者捕获中断使能： 1 TIM1_CHA 比较匹配或者捕获中断开 0 TIM1_CHA 比较匹配或者捕获中断关 写 1 清零该标志位
1	UD_IF	TIMER1 计数器下溢中断标志： 1 计数器发生下溢，写 1 清零 0 计数器未发生下溢 写 1 清零该标志位
0	OV_IF	TIMER1 计数器上溢中断标志： 1 计数器发生上溢，写 1 清零 0 计数器未发生上溢 写 1 清零该标志位

10.2.16.19 TIM2_CR (0xC8)

Bit	7	6	5	4	3	2	1	0
Name	-	-	CAP_TIM1	SEL_SREG	DIR	MODE[1:0]		TIM2_EN
Reset	-	-	0	0	0	0	0	0
Type	-	-	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:6	N/A	保留位，读 0
5	CAP_TIM1	TIMER2 捕获 TIMER1 控制： 0 TIMER2 不捕获 TIMER1 1 TIMER2 捕获 TIMER1
4	SEL_SREG	影子寄存器控制：



		0 ARR GCMAR GCMBR 读到影子寄存器的值或捕获值 1 ARR GCMAR GCMBR 读到当前设定的值
3	DIR	计数器计数方向： 0 向上计数 1 向下计数
2:1	MODE[1:0]	计数器计数模式： 00 锯齿波计数模式 01 三角波计数模式 10/11 保留
0	TIM2_EN	TIMER1 使能控制： 0 关闭 TIMER2 1 使能 TIMER2

10.2.16.20 TIM2_FCONR (0xFF60)

Bit	7	6	5	4	3	2	1	0
Name	-	CLK_SEL[2:0]			PRE_DIV[3:0]			
Reset	-	0	0	0	0	0	0	0
Type	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7	N/A	保留位, 读 0
6:4	CLK_SEL[2:0]	TIMER2 时钟源选择： 000 SYSCLK 001 看门狗时钟 32kHz 010 reserved 011 reserved 100 TIM2_CHA 上升沿 101 TIM2_CHB 上升沿 110 TIM2_CHA 下降沿 111 TIM2_CHB 下降沿
3:0	PRE_DIV[3:0]	TIMER2 预分频选择： 0~15 对应 1~16 分频 注意：修改 CLK_SEL 和 PRE_DIV 寄存器配置必须在 TIM2_EN 为 0 的时候进行。

10.2.16.21 TIM2_CNTL (0xFF68)

Bit	7	6	5	4	3	2	1	0
Name	TIM2_CNTR[7:0]							
Reset	0x00							
Type	R0:0							

Bit	Name	Function
7	TIM2_CNTR[7:0]	计数器计数寄存器低 8 位

10.2.16.22 TIM2_CNTH (0xFF69)

Bit	7	6	5	4	3	2	1	0
-----	---	---	---	---	---	---	---	---



Name	TIM2_CNTR[15:8]
Reset	0x00
Type	R0:0

Bit	Name	Function
7:0	TIM2_CNTR[15:8]	计数器计数寄存器高 8 位

10.2.16.23 TIM2_ARRL (0xFF6A)

Bit	7	6	5	4	3	2	1	0
Name	TIM2_ARRL							
Reset	0x00							
Type	R/W							

Bit	Name	Function
7:0	TIM2_ARRL	自动重载值寄存器低 8 位, 需先写高 8 位再写低 8 位

10.2.16.24 TIM2_ARRH (0xFF6B)

Bit	7	6	5	4	3	2	1	0
Name	TIM2_ARRH							
Reset	0x00							
Type	R/W							

Bit	Name	Function
7:0	TIM2_ARRH	自动重载值寄存器高 8 位, 需先写高 8 位再写低 8 位

10.2.16.25 TIM2_GCMARL (0xFF6C)

Bit	7	6	5	4	3	2	1	0
Name	TIM2_GCMARL							
Reset	0x00							
Type	R/W							

Bit	Name	Function
7:0	TIM2_GCMARL	计数模式下比较值, 捕获模式下 CHA 捕获值; GCMAR 低 8 位, 需先写高 8 位再写低 8 位

10.2.16.26 TIM2_GCMARH (0xFF6D)

Bit	7	6	5	4	3	2	1	0
Name	TIM2_GCMARH							
Reset	0x00							
Type	R/W							

Bit	Name	Function
7:0	TIM2_GCMARH	计数模式下比较值, 捕获模式下 CHA 捕获值 GCMAR 高 8 位, 需先写高 8 位再写低 8 位



10.2.16.27 TIM2_GCMBRL (0xFF6E)

Bit	7	6	5	4	3	2	1	0
Name	TIM2_GCMBRL							
Reset	0x00							
Type	R/W							

Bit	Name	Function
7:0	TIM2_GCMBRL	计数模式下比较值，捕获模式下 CHB 捕获值 GCMBR 低 8 位，需先写高 8 位再写低 8 位

10.2.16.28 TIM2_GCMBRH (0xFF6F)

Bit	7	6	5	4	3	2	1	0
Name	TIM2_GCMBRH							
Reset	0x00							
Type	R/W							

Bit	Name	Function
7:0	TIM2_GCMBRH	计数模式下比较值，捕获模式下 CHB 捕获值 GCMAR 高 8 位，需先写高 8 位再写低 8 位

10.2.16.29 TIM2_VPERR (0xFF61)

Bit	7	6	5	4	3	2	1	0
Name	-	-	PCNTE[1:0]		-	PCNTS[2:0]		
Reset	-	-	0	0	-	0	0	0
Type	-	-	R/W	R/W	-	R/W	R/W	R/W

Bit	Name	Function
7:6	N/A	保留位，读 0
5:4	PCNTE[1:0]	周期间隔响应计数条件： 00 有效周期选择功能无效 01 锯齿波计数上、下溢点或三角波波峰作为计数条件 10 锯齿波计数上、下溢点或三角波波谷作为计数条件 11 锯齿波计数上、下溢点或三角波波谷、波峰作为计数条件
3	N/A	保留位，读 0
2:0	PCNTS[2:0]	周期间隔响应周期： 000 1 个周期响应一次 001 2 个周期响应一次 010 4 个周期响应一次 011 8 个周期响应一次 100 16 个周期响应一次 101 32 个周期响应一次 110 64 个周期响应一次 111 128 个周期响应一次

10.2.16.30 TIM2_DTUA (0xFF62)

Bit	7	6	5	4	3	2	1	0
-----	---	---	---	---	---	---	---	---



Name	TIM2_DTUA
Reset	0x00
Type	R/W

Bit	Name	Function
7:0	TIM2_DTUA	TIMER2 死区时间设定值

10.2.16.31 TIM2_BRAKE (0xFF63)

Bit	7	6	5	4	3	2	1	0
Name	TIB_MOE	TIB_AOE	TIB_SEL	TIB_EN	TIA_MOE	TIA_AOE	TIA_SEL	TIA_EN
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7	TIB_MOE	TIM2_CHB 主输出使能： 刹车事件有效时，会立即被同步清零。根据 AOE 的选择，通过软件置 1 或硬件自动置 1 1 TIM2_CHB 主输出有效 0 TIM2_CHB 主输出关闭
6	TIB_AOE	自动输出使能： 1 有刹车事件产生时，MOE 可被软件和溢出事件置 1 0 有刹车事件产生时，MOE 只被软件置 1
5	TIB_SEL	选择 TIM1_CHB 刹车来源： 0 TIM1_CHB 刹车事件选择 ADC 比较输出 1 TIM2_CHB 刹车事件选择 P1.2 BKIN 输入
4	TIB_EN	刹车功能控制： 1 TIM2_CHB 刹车有效 0 TIM2_CHB 刹车无效
3	TIA_MOE	TIM2_CHA 主输出使能： 刹车事件有效时，会立即被同步清零。根据 AOE 的选择，通过软件置 1 或硬件自动置 1 1 TIM2_CHA 主输出有效 0 TIM2_CHA 主输出关闭
2	TIA_AOE	TIM2_CHA 自动输出使能： 1 有刹车事件产生时，MOE 可被软件和溢出事件置 1 0 有刹车事件产生时，MOE 只被软件置 1
1	TIA_SEL	选择 TIM2_CHA 刹车来源： 0 TIM2_CHA 刹车事件选择 ADC 比较输出 1 TIM2_CHA 刹车事件选择 P1.2 BKIN 输入
0	TIA_EN	TIM2_CHA 刹车功能控制： 1 TIM2_CHA 刹车有效 0 TIM2_CHA 刹车无效

10.2.16.32 TIM2_DTR (0xFF64)

Bit	7	6	5	4	3	2	1	0
Name	-	-	-	HW_CPWM	DTH_B	DTB_EN	DTH_A	DTA_EN
Reset	-	-	-	0	0	0	0	0
Type	-	-	-	R/W	R/W	R/W	R/W	R/W



Bit	Name	Function
7:5	N/A	保留位，读 0
4	HW_CPWM	控制 GCMBR 互补模式： 0 硬件设定 GCMBR 互补 PWM 输出模式关 1 硬件设定 GCMBR 互补 PWM 输出模式开
3	DTH_B	控制死区输出是否使能 HALF 功能： 1 输出 B 使能 HALF 功能 0 输出 B 不使能 HALF 功能 注：具体应用请参考 10.2.10 章节里面的详细说明。
2	DTB_EN	死区控制使能： 1 输出 B 死区控制有效 0 输出 B 死区控制无效
1	DTH_A	控制死区输出是否使能 HALF 功能： 1 输出 A 使能 HALF 功能 0 输出 A 不使能 HALF 功能 注：具体应用请参考 10.2.10 章节里面的详细说明。
0	DTA_EN	死区控制使能： 1 输出 A 死区控制有效 0 输出 A 死区控制无效

10.2.16.33 TIM2_PCONRA (0xFF65)

Bit	7	6	5	4	3	2	1	0
Name	PA_INITVAL	CMPA_VAL[1:0]		PA_ENO	PA_FILTER_EN	CAPA_MODE[1:0]		CAPA_EN
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7	PA_INITVAL	设置 TIM2_CHA 的输出： 1 TIM2_CHA 的初始值为 1 0 TIM2_CHA 的初始值为 0 TIMER2 关时设定有效，TIMER2 开时中间设定无效
6:5	CMPA_VAL[1:0]	配置 TIM2_CHA 比较输出值： 00 计数值小于比较值为 1，大于为 0 01 计数值大于比较值为 1，小于为 0 10 比较值匹配，输出取反前一状态 11 比较值匹配，输出保持前一状态
4	PA_ENO	TIM2_CHA 输出控制： 1 TIM2_CHA 输出打开 0 TIM2_CHA 输出关闭
3	PA_FILTER_EN	TIM2_CHA 输入滤波使能： 1 TIM2_CHA 输入数字滤波打开 0 TIM2_CHA 输入数字滤波关闭
2:1	CAPA_MODE[1:0]	TIM2_CHA 捕获模式选择： 00 不捕获 01 捕获上升沿



		10 捕获下降沿 11 捕获上升沿与下降沿
0	CAPA_EN	TIM2_CHA 捕获模式使能： 1 TIM2_CHA 捕获模式开 0 TIM2_CHA 捕获模式关

10.2.16.34 TIM2_PCONRB (0xFF66)

Bit	7	6	5	4	3	2	1	0
Name	PB_INITVAL	CMPB_VAL[1:0]		PB_ENO	PB_FILTER_EN	CAPB_MODE[1:0]		CAPB_EN
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7	PB_INITVAL	设置 TIM2_CHB 的输出： 1 TIM2_CHB 的初始值为 1 0 TIM2_CHB 的初始值为 0 TIMER2 关时设定有效，TIMER2 开时中间设定无效
6:5	CMPB_VAL[1:0]	配置 TIM2_CHB 比较输出值： 00 计数值小于比较值为 1，大于为 0 01 计数值大于比较值为 1，小于为 0 10 比较值匹配，输出取反前一状态 11 比较值匹配，输出保持前一状态
4	PB_ENO	TIM2_CHB 输出控制： 1 TIM2_CHB 输出打开 0 TIM2_CHB 输出关闭
3	PB_FILTER_EN	TIM2_CHB 输入滤波使能： 1 TIM2_CHB 输入数字滤波打开 0 TIM2_CHB 输入数字滤波关闭
2:1	CAPB_MODE[1:0]	TIM2_CHB 捕获模式选择： 00 不捕获 01 捕获上升沿 10 捕获下降沿 11 捕获上升沿与下降沿
0	CAPB_EN	TIM2_CHB 捕获模式使能： 1 TIM2_CHB 捕获模式开 0 TIM2_CHB 捕获模式关

10.2.16.35 TIM2_IE (0xC9)

Bit	7	6	5	4	3	2	1	0
Name	-	-	BRAKEB_IE	BRAKEA_IE	CMPB_IE	CMPA_IE	UD_IE	OV_IE
Reset	-	-	0	0	0	0	0	0
Type	-	-	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:6	N/A	保留位，读 0
5	BRAKEB_IE	TIM2_CHB 刹车中断使能：



		1 TIM2_CHB 刹车中断使能开 0 TIM2_CHB 刹车中断使能关
4	BRAKEA_IE	TIM2_CHA 刹车中断使能： 1 TIM2_CHA 刹车中断使能开 0 TIM2_CHA 刹车中断使能关
3	CMPB_IE	TIM1_CHB 比较或者捕获中断使能： 1 TIM2_CHB 比较匹配或者捕获中断开 0 TIM2_CHB 比较匹配或者捕获中断关
2	CMPA_IE	TIM2_CHA 比较或者捕获中断使能： 1 TIM2_CHA 比较匹配或者捕获中断开 0 TIM2_CHA 比较匹配或者捕获中断关
1	UD_IE	下溢中断使能： 1 计数器下溢中断开 0 计数器下溢中断关
0	OV_IE	上溢中断使能： 1 计数器上溢中断开 0 计数器上溢中断关

10.2.16.36 TIM2_SR (0xCA)

Bit	7	6	5	4	3	2	1	0
Name	-	-	BRAKEB_IF	BRAKEA_IF	CMB_IF	CMA_IF	UD_IF	OV_IF
Reset	-	-	0	0	0	0	0	0
Type	-	-	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:6	N/A	保留位，读 0
5	BRAKEB_IF	TIM2_CHB 刹车中断标志： 1 TIM2_CHB 输入发生刹车事件，刹车信号无效时 0 CHB 输入未发生刹车事件 写 1 清零该标志位
4	BRAKEA_IF	TIM1_CHA 刹车中断标志： 1 TIM2_CHA 输入发生刹车事件，刹车信号无效时 0 TIM2_CHA 输入未发生刹车事件 写 1 清零该标志位
3	CMPB_IF	TIM2_CHB 比较或者捕获中断标志： 1 发生 TIM2_CHB 比较匹配或者捕获，写 1 清零 0 未发生 TIM2_CHB 比较匹配或者捕获 写 1 清零该标志位
2	CMPA_IF	TIM2_CHA 比较或者捕获中断使能： 1 TIM2_CHA 比较匹配或者捕获中断开 0 TIM2_CHA 比较匹配或者捕获中断关 写 1 清零该标志位
1	UD_IF	TIMER2 计数器下溢中断标志： 1 计数器发生下溢，写 1 清零 0 计数器未发生下溢 写 1 清零该标志位



0	OV_IF	TIMER2 计数器上溢中断标志： 1 计数器发生上溢，写 1 清零 0 计数器未发生上溢 写 1 清零该标志位
---	-------	---

10.3 UART

10.3.1 概述

集成 2 个 UART 模块，UART 模块可以实现和外部设备异步通讯的功能，支持同时收发的全双工通信方式。UART 模块包含以下主要特性。

- 全双工
- 与 GPIO 配合可以兼容半双工即 TX 和 RX 使用同一个 PIN
- 异步模式
- LSB 在前
- 集成波特率发生器
- 8 位数据
- 支持奇偶校验
- 帧错误检测
- 接收数据超限检测
- 支持发送传输完成中断、接收传输完成中断和帧错误中断（目前发生帧错误不会触发中断，只是状态寄存器帧错误标志位会跳起）

10.3.2 结构框图




图 21 UART 结构框图



10.3.3 时钟发生器

时钟源来自系统时钟 SCK1、SCK2 和 SCK3 中的一个。

10.3.4 UART 发送

通过配置 UART 控制寄存器的 EN 位来使能 UART，同时配置控制寄存器的 T_EN 位来将 UART 配置在发送模式。控制寄存器配置完成后，往 UART 数据寄存器中写值会启动一次 UART 发送操作，如果发送完成，UART 退回到空闲状态。一次发送完成后会置发送完成标志，该标志触发 UART 发送中断。发送完成标志可通过软件清除。

10.3.5 UART 接收

通过配置 UART 控制寄存器的 EN 位来使能 UART，同时配置控制寄存器的 R_EN 位来将 UART 配置在接收模式。之后开始检测 RX 数据输入。如果检测到开始信号，UART 开始接收数据，如果成功检测到停止位，那么认为这一帧数据是有效的，将数据存储到 UART 数据寄存器，同时置位接收成功标志。如果接收到数据准备更新到 UART 数据寄存器时，接收标志也有效，则置接收超限标志。为了确保不触发错误的接收超限标志，用户必须在接收完成一帧数据后，清除接收标志。

10.3.6 UART 全双工

通过配置 UART 控制寄存器的 EN 位来使能 UART，同时配置控制寄存器的 R_EN 位和 T_EN 位来将 UART 配置成全双工模式。在全双工模式下，UART 既可以发送数据又可以接收数据，写 UART 数据寄存器会启动一次 UART 发送操作，一次发送完成后会置发送完成标志，该标志触发 UART 发送中断。全双工模式下，开始检测 RX 数据输入。如果检测到开始信号，UART 开始接收数据，如果成功检测到停止位，那么认为这一帧数据是有效的，将数据存储到 UART 数据寄存器，同时置位接收成功标志。当接收成功标志置为 1 时，再读取 UART 数据寄存器，就可将接收到的数据读出。如果未接收到数据时就读数据寄存器，则会读出全 0，所以在进行读 UART 数据寄存器时，需要检测 UART 状态寄存器，当检测到有接收完成标志后，再进行数据读取。

10.3.7 UART 半双工

UART 半双工的应用方式是使用 UART0/1CR.PSEL 寄存器，通过配置 PSEL 寄存器为 0 或 1 来切换 TXD 和 RXD 管脚的位置，得到 TXD 和 RXD 使用同一个 PIN 的目的。

10.3.8 与 UART 相关寄存器定义

名字	地址	读写	复位值	描述
UART0_CR	0x9D	读写	00000000	UART0 控制寄存器
UART0_DR	0x9C	读写	00000000	UART0 数据寄存器
UART0_SR	0x9E	读写	00000000	UART0 状态寄存器
UART0_CFG	0x9F	读写	00000000	UART0 配置寄存器
UART1_CR	0xBD	读写	00000000	UART1 控制寄存器
UART1_DR	0xBC	读写	00000000	UART1 数据寄存器
UART1_SR	0xBE	读写	00000000	UART1 状态寄存器
UART1_CFG	0xBF	读写	00000000	UART1 配置寄存器



10.3.8.1 UART0_DR (0x9C)

Bit	7	6	5	4	3	2	1	0
Name	DATA							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	DATA	发送模式该寄存器只能写。该寄存器只能在 UART 使能之后才能写入。 接收模式下只能读，读取内容表示接收到的数据。

10.3.8.2 UART0_CR (0x9D)

Bit	7	6	5	4	3	2	1	0
Name	IE	R_EN	–	PSEL	PAR_ODD	PAR_EN	T_EN	EN
Reset	0	0	–	0	0	0	0	0
Type	R/W	R/W	–	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7	IE	0 = 发送完成或者接受满不产生中断 1 = 发送完成或者接受满产生中断
6	R_EN	0 = 不使能接收模式 1 = 使能接收模式
5	N/A	保留位，读 0
4	PSEL	将 UART0 的 TX 和 RX 信号交换： 0 P0.3 作为 TXD, P0.4 作为 RXD 1 P0.3 作为 RXD, P0.4 作为 TXD
3	PAR_ODD	0 = 偶校验 1 = 奇校验 必须使能奇偶校验，校验才会生效。
2	PAR_EN	0 = 关闭奇偶校验 1 = 使能奇偶校验 接收模式下，收到的第 9 位数据数据位奇偶校验位；发送模式下，发送的第 9 位数据位前面 8 位数据的校验值。
1	T_EN	0 = 不使能发送模式 1 = 使能发送模式
0	EN	0 = 模块关闭 1 = 模块使能

10.3.8.3 UART0_SR (0x9E)

Bit	7	6	5	4	3	2	1	0
Name	RX_FULL	RX_ACTIVE	ERR_FRAME	ERR_PAR	OVERRUN	–	–	TX_COMPLETE
Reset	0	0	0	0	0	–	–	0
Type	R	R	R/W1C	R/W1C	R/W1C	–	–	R/W1C

Bit	Name	Function
7	RX_FULL	0 = 没有接收到数据 1 = 接收到了数据



		读数据寄存器会清该标志位。发送模式下该位常为0。
6	RX_ACTIVE	0 = 没有接收数据 1 = 正在接收数据 发送模式下该位常为0。
5	ERR_FRAME	0 = 没有发生帧错误 1 = 发生帧错误 该位只有在接收模式下有效，接收数据时如果停止位收到低电平会触发帧错误。发送模式下该位常为0。写1清零。
4	ERR_PAR	0 = 没有发生奇偶校验错误 1 = 发生奇偶校验错误 接收模式下，如果数据校验错误会置1。发送模式下该位常为0。写1清零该位。
3	OVERRUN	0 = 没有接收超限 1 = 接收超限 接收模式下，如果接收到了数据后又收到了数据会将该位置1。 发送模式下常为0。写1清零该标志位。
2	N/A	保留位，读0
1	N/A	保留位，读0
0	TX_COMPLETE	0 = 发送没有完成 1 = 发送完成 发送模式下，如果发送完成会将该位置1。接收模式下常为0。写1清零该位。

10.3.8.4 UART0_CFG (0x9F)

Bit	7	6	5	4	3	2	1	0
Name	-	-	-	-	-	-	CKSEL[1:0]	
Reset	-	-	-	-	-	-	0	0
Type	-	-	-	-	-	-	R/W	R/W

Bit	Name	Function
7:2	N/A	保留位，读0
1:0	CKSEL[1:0]	选择 UART0 时钟源： 00 选择 SCK1 01 选择 SCK2 10/11 选择 SCK3

10.3.8.5 UART1_DR (0xBC)

Bit	7	6	5	4	3	2	1	0
Name	DATA							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	DATA	发送模式该寄存器只能写。该寄存器只能在 UART 使能之后才能写入。 接收模式下只能读，读取内容表示接收到的数据。



10.3.8.6 UART1_CR (0xBD)

Bit	7	6	5	4	3	2	1	0
Name	IE	R_EN	–	PSEL	PAR_ODD	PAR_EN	T_EN	EN
Reset	0	0	–	0	0	0	0	0
Type	R/W	R/W	–	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7	IE	0 = 发送完成或者接受满不产生中断 1 = 发送完成或者接受满产生中断
6	R_EN	0 = 不使能接收模式 1 = 使能接收模式
5	N/A	保留位，读 0
4	PSEL	将 UART1 的 TX 和 RX 信号交换： 0 = P2.1 作为 TXD，P1.0 作为 RXD 1 = P2.1 作为 RXD，P1.0 作为 TXD
3	PAR_ODD	0 = 偶校验 1 = 奇校验 必须使能奇偶校验，校验才会生效
2	PAR_EN	0 = 关闭奇偶校验 1 = 使能奇偶校验 接收模式下，收到的第 9 位数据数据位奇偶校验位；发送模式下，发送的第 9 位数据位前面 8 位数据的校验值。
1	T_EN	0 = 不使能发送模式 1 = 使能发送模式
0	EN	0 = 模块关闭 1 = 模块使能

10.3.8.7 UART1_SR (0xBE)

Bit	7	6	5	4	3	2	1	0
Name	RX_FULL	RX_ACTIVE	ERR_FRAME	ERR_PAR	OVERRUN	–	–	TX_COMPLETE
Reset	0	0	0	0	0	–	–	0
Type	R	R	R/W1C	R/W1C	R/W1C	–	–	R/W1C

Bit	Name	Function
7	RX_FULL	0 = 没有接收到数据 1 = 接收到了数据 读数据寄存器会清该标志位。发送模式下该位常为 0。
6	RX_ACTIVE	0 = 没有接收数据 1 = 正在接收数据 发送模式下该位常为 0。
5	ERR_FRAME	0 = 没有发生帧错误 1 = 发生帧错误 该位只有在接收模式下有效，接收数据时如果停止位收到低电平会触发帧错误。发送模式下该位常为 0。写 1 清零。
4	ERR_PAR	0 = 没有发生奇偶校验错误 1 = 发生奇偶校验错误



		接收模式下，如果数据校验错误会置 1。发送模式下该位常为 0。写 1 清零该位。
3	OVERRUN	0 = 没有接收超限 1 = 接收超限 接收模式下，如果接收到了数据后又收到了数据会将该位置 1。 发送模式下常为 0。写 1 清零该标志位。
2	N/A	保留位，读 0
1	N/A	保留位，读 0
0	TX_COMPLETE	0 = 发送没有完成 1 = 发送完成 发送模式下，如果发送完成会将该位置 1。接收模式下常为 0。写 1 清零该位。

10.3.8.8 UART1_CFG (0xBF)

Bit	7	6	5	4	3	2	1	0
Name	-	-	-	-	-	-	CKSEL[1:0]	
Reset	-	-	-	-	-	-	0	0
Type	-	-	-	-	-	-	R/W	R/W

Bit	Name	Function
7:2	N/A	保留位，读 0
1:0	CKSEL[1:0]	选择 UART1 时钟源： 00 选择 SCK1 01 选择 SCK2 10/11 选择 SCK3

10.3.9 波特率设置

波特率时钟来自 SCK1、SCK2、SCK3 三个时钟源。

UART 使用时钟源的 4 分频来作为波特率时钟，接收和发送使用同样的波特率。

示例 1，使用 SCK3 配置 9600bps

$$16000000 / (9600 * 4) = 416.6 \approx 4 * 104$$

```

IM0_CR = 0xc9; //SYS_CLK = 16M
PCLK_DIV12 = 0x3f; //SCK1 = Fsys/4
PCLK_DIV3 = 103; //SCK3 = Fsck1/104
PCLK_CR = 0xf2; //sck3 select clock source is sck1

```

10.4 I2C

10.4.1 概述

I2C 是一种简单、双向的二进制同步串行总线，只需两根线即可在连接于总线上的器件之间传送信息。下图为 I2C 的架构图，MCU 通过总线访问 I2C 内部寄存器控制 I2C 的传输过程，I2C 通过两个双向的 GPIO 口与外部连接，发送或接收数据。

I2C 模块可以配置为主机或者从机模式或者主从模式。包含以下特性。

- 主机或者从机模式
- 多主机仲裁
- 速率 5Kbps、100Kbps、400Kbps
- 7 位从机地址
- 支持中断

10.4.2 结构框图




图 22 I2C 结构框图

10.4.3 应用描述

I2C 支持主从模式下的数据发送和接收。

10.4.3.1 基本数据传输方式

主器件产生传输用的时钟（SCL）信号，开始信号（START）和结束信号（STOP）。数据（SDA）必须在时钟的低电平时改变，并在高电平时保持。

SCL 为高时，检测到 SDA 上有由高到低的跳变，为 START；

SCL 为高时，检测到 SDA 上有由低到高的跳变，为 STOP。



10.4.3.2 从模式 (slave)

从模式下，会持续监听总线上是否有 START 信号。当监听到 START，会收到 8bit 的数据，其中包括 7bit 的 address 和 1bit 的 R/W 标志，从器件会根据收到的地址来确认是否响应主器件的读写请求。

如果地址正确，确认响应主器件的请求，从器件会根据 R/W 标志确认是传输数据还是接收数据，过程如图所示




图 24

从器件成功发送 1byte 数据过程如下：

- 1) 确认寄存器都在初始状态.
- 2) 打开从模式 (I2C_CR)，处于监听状态.
收到 8-bit data (slave address) 后产生中断.
- 3) 将要发送的数据写入 I2C_DR
- 4) ACK bit 和 transmit bit 置 1 (I2C_STAT).
- 5) Byte Complete bit 置 1 (I2C_STAT).
收到 8-bit data 和响应后产生中断.
- 6) 检查 LRB bit (I2C_STAT).
重复步骤 3~6，可以发送多 byte 数据

从器件成功接收 1byte 数据过程如下：

- 1) 确认寄存器都在初始状态.
- 2) 打开从模式 (I2C_CR)，处于监听状态.
收到 8-bit data (slave address) 后产生中断.
- 3) ACK bit 置 1, transmit bit 清 0 (I2C_STAT).
- 4) Byte Complete bit 置 1 (I2C_STAT).
收到 8-bit data 后产生中断..
- 5) ACK bit 清 0 (I2C_STAT).
重复步骤 3~4，可以接收多 byte 数据

10.4.3.3 主模式

主模式下，发起一个传送请求前，主设备必须先判断总线是否处于空闲状态。当总线上有设备在传输数据时，总线忙状态位（Bus Busy）会一直置为1，直到检测到一个 STOP 信号，此时，当前设备获得总线使用权，启动一个读/写过程。




图 27

主器件成功发送 1byte 数据过程如下：

- 1) 确认寄存器都在初始状态.
- 2) 打开主模式 (I2C_CR).
- 3) 将数据(slave address+W)写入 I2C_DR.
- 4) Start Gen bit 置 1(I2C_MCR).
主设备发送完 8bit 数据并收到 ACK，产生中断.
- 5) 将要发送数据写入 I2C_DR.
- 6) Transmit bit 置 1 (I2C_STAT) .
主设备发送完 8bit 数据并收到 ACK，产生中断.
- 7) 发送完成，Transmit bit 清零 (I2C_STAT register) .
重复步骤 5~6，可以发送多 byte 数据。

主器件成功接收 1byte 数据过程如下：

- 1) 确认寄存器都在初始状态.
- 2) 打开主模式 (I2C_CR).
- 3) 将数据(slave address+W)写入 I2C_DR.
- 4) Start Gen bit 置 1(I2C_MCR) .
主设备发送完 8bit 数据并收到 ACK，产生中断.
- 5) Transmit bit 清 0 (I2C_STAT) .
主设备收到 8bit 数据，产生中断.
- 6) 如果需要接收更多数据，ACK bit 置 1，接收完成 ACK bit 置 0 .
重复步骤 5~6，能接收多 byte 数据。

10.4.4 中断

I2C 提供 5 种类型的中断：

- 总线错误中断
- 停止中断
- NACK 中断
- 硬件地址匹配中断
- 传输完成中断



10.4.5 波特率设置

主机模式下，发送时钟来自时钟源的 17 分频。

10.4.6 与 I2C 相关寄存器定义

名字	地址	读写	复位值	描述
I2C_ADDR	0xA1	读写	01100110	I2C 从机地址寄存器
I2C_CR	0xA2	读写	00000001	I2C 控制寄存器
I2C_STAT	0xA3	读写	00000000	I2C 状态寄存器
I2C_DR	0xA4	读写	00000000	I2C 数据寄存器
I2C_MCR	0xA5	读写	00000000	I2C 主机控制寄存器

10.4.6.1 I2C_ADDR (0xA1)

Bit	7	6	5	4	3	2	1	0
Name	HwAddrEn	Slave Address[6:0]						
Reset	0	1	1	0	0	1	1	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7	HwAddrEn	1 = 打开地址比较功能 0 = 关掉地址比较功能 只用于从模式下。 I2C_ADDR[6:0]为当前 I2C 设备号， HwAddrEn 为 1，收到请求后，会比较收到的地址是否与 Slave Address 一致，如果一致，则响应请求，不一致则不响应； HwAddrEn 为 0，会响应收到的所有请求。
6:0	Slave Address[6:0]	只用于从模式，当前设备的地址。

10.4.6.2 I2C_CR (0xA2)

Bit	7	6	5	4	3	2	1	0
Name	I2C IE	-	Bus Error IE	Stop IE	-	Clk_sel	Enable Master	Enable Slave
Reset	0	-	0	0	-	0	0	1
Type	R/W	-	R/W	R/W	-	R/W	R/W	R/W

Bit	Name	Function
7	I2C IE	1 = 打开 I2C 全部中断 0 = 关闭 I2C 全部中断
6	N/A	保留位，读 0
5	Bus Error IE	1 = 打开 Bus Error 中断 0 = 关闭 Bus Error 中断。



4	Stop IE	1 = 打开结束中断 0 = 关闭结束中断
3	N/A	保留位, 读 0
2	Clk_sel	0 = SCK1 1 = SCK2
1:0	Enable Master or Slave	00 = 主模式关&从模式关 01 = 主模式关&从模式开 10 = 主模式开&从模式关 11 = 主模式开&从模式开

10.4.6.3 I2C_STAT (0xA3)

Bit	7	6	5	4	3	2	1	0
Name	Bus Error	Lost Arb	Stop Status	ACK	Address	Transmit	LRB	Trans Complete
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7	Bus Error (状态位)	只用于主模式, 数据传送过程中检测到总线上有开始或结束条件时置 1。 只能通过写 0 清除。 注意: 若发生了 Bus Error, 则需要配置成非主机模式或关掉 I2C。
6	Lost Arb (状态位)	只用于主模式, 失去对总线的控制权时置 1; 可以通过写 0 清除; 每次检测到开始信号都会自动清零。 注意: 若主机失去对总线控制, 则需要配置成非主机模式或关掉 I2C。
5	Stop Status (状态位)	检测到结束状态时置 1; 只能通过写 0 清除。
4	ACK (控制位)	1 = 发送 ack 0 = 不发送 ack (nack)
3	Address (状态位)	收到一个地址时置 1; 只能通过写 0 清除。
2	Transmit (状态位)	1 = 发送模式 0 = 接收模式
1	LRB (状态位)	1 = 最后收到的 bit 是 NACK 0 = 最后收到的 bit 是 ACK 写 0 清除或者检测到 START 信号清除。
0	Trans Complete (状态位)	单字节方式: 1: 接收完成 发送模式: 8bits 数据传送完成并收到响应 (ACK 或者 NACK). 接收模式: 8bits 数据接收完成. 写 0 清除或者检测到 START 信号清除。



10.4.6.4 I2C_DR (0xA4)

Bit	7	6	5	4	3	2	1	0
Name	Data							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	Data	主从模式接收，保存收到的数据，只读； 主模式产生开始信号前，需写入要发送到总线上的地址； 主从模式开始发送数据前，需写入要发送到客户端的数据。

10.4.6.5 I2C_MCR (0xA5)

Bit	7	6	5	4	3	2	1	0
Name	-	-	-	-	Bus Busy	Master Mode	Restart Gen	Start Gen
Reset	-	-	-	-	0	0	0	0
Type	-	-	-	-	R	R	R/W	R/W

Bit	Name	Function
7:4	N/A	保留位，读 0
3	Bus Busy	检测到开始信号，状态置为 1； 检测到结束信号，状态置为 0。
2	Master Mode	产生开始信号，状态置为 1； 产生结束信号，状态置为 0。
1	Restart Gen	1 传送过程中收到响应为 NACK，重启传送过程，重新传送。
0	Start Gen	1 产生开始信号并发送地址到 i2c 总线上 传送完成后清零。

10.5 12-bit ADC

本芯片内部集成了一个 12 位高精度，高转换速率的逐次逼近型模数转换器(SAR ADC)模块。具有以下特性：

- 12 位转换精度；
- 高达 180K SPS 的转换速度；
- 支持 9 路可选的单端输入通道：8 路外部输入通道，1 路片内 1/4VDD 电压输入通道；
 - **注意：如果当前采样的外部输入通道的电压大于 VDD 电压，则采样结果会不对，有可能为全 0；如果外部输入通道输入的电源电压大于 VDD 电压，而此时采样内部通道，则会导致采样不准，结果会比实际理论上的值要大；**
- 支持 4 路可选的参考电压源；
- ADC 的有效电压输入范围：0~Vref；
- 软件可配置 ADC 的采样/转换时钟频率；
- 软件可配置 ADC 的采样时间；
- 可以配置 PWM、输入管脚边沿触发采样；

- 提供 ADC 转换结果比较器，比较结果可用于触发 PWM 故障刹车

10.5.1 结构框图




图 25 ADC 结构框图

10.5.2 与 ADC 相关寄存器定义

名字	地址	读写	复位值	描述
ADC_CR0	0xE8	读写	00H	ADC 转换控制寄存器 0
ADC_CR1	0xE9	读写	01H	ADC 转换控制寄存器 1
ADC_CR2	0xEA	读写	03H	ADC 转换控制寄存器 2
ADC_CHSEL	0xEB	读写	08H	ADC 模拟量输入通道选择寄存器
ADC_CON	0xEC	读写	00H	ADC 配置寄存器
ADC_DLY	0xED	读写	F0H	ADC 触发延迟配置寄存器
ADC_RESL	0xEE	读	00H	ADC 转换结果低位寄存器
ADC_RES	0xEF	读	00H	ADC 转换结果高位寄存器
ADC_COMPL	0xFE	读写	00H	ADC 比较值低 4 位
ADC_COMPH	0xFF	读写	00H	ADC 比较值高 8 位

10.5.2.1 ADC_CR0 (0xE8)

Bit	7	6	5	4	3	2	1	0
Name	ADC_EN	—	ADC_START	ADC_IF	ADC_IE	ADCEX	CLKSEL[1:0]	
Reset	0	—	0	0	0	0	0	0
Type	R/W	—	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7	ADC_EN	ADC 使能位



		0 = ADC 转换电路关闭 1 = ADC 转换电路开启
6	N/A	保留位，读 0
5	ADC_START	ADC 软件触发采样控制位。ADC 使能后，该位写 1 开始 ADC 转换，转换完成后硬件自动将此位清零。 0 = 无影响。即使 ADC 已经开始转换工作，写 0 也不会停止 A/D 转换。 1 = 开始 ADC 转换，转换完成后硬件自动将此位清零。
4	ADC_IF	ADC 转换结束标志。当 ADC 完成一次转换后，硬件会自动将此位置 1，当中断使能有效时会向 CPU 发出中断请求。此标志位必须软件写 1 清零或复位清零。
3	ADC_IE	ADC 中断使能。 0 = 关闭 ADC 中断 1 = 使能 ADC 中断
2	ADCEX	该位决定启动 ADC 的触发条件 0 = 软件触发 1 = 硬件触发
1:0	CLKSEL[1:0]	ADC 时钟选择： 00 = 系统时钟的 4 分频 01 = 系统时钟的 8 分频 10 = 系统时钟的 16 分频 11 = 系统时钟的 32 分频 注意：修改 CLK_SEL 寄存器配置必须在 ADC_EN 为 0 的时候进行。

10.5.2.2 ADC_CR1 (0xE9)

Bit	7	6	5	4	3	2	1	0
Name	-	ETGSEL[1:0]		ETGTYP[1:0]		SCSEL[2:0]		
Reset	-	0	0	0	0	0	0	1
Type	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7	N/A	保留位，读 0
6:5	ETGSEL[1:0]	外部触发源选择 当 ADCEX 为 1 时，该位选择外部触发 ADC 采样的来源： 00 = timer1 的 PWM 事件触发 01 = timer2 的 PWM 事件触发 11 = 外部 PIN 脚 adc_etr 触发 默认值：00 其他值：保留 注：timer1/2 用于触发 ADC 采样的 PWM 输出通道为 CHA 通道。
4:3	ETGTYP[1:0]	外部触发信号类型选择 当 ADCEX 为 1 时该位决定响应外部触发的类型： 00 = 下降沿触发 01 = 上升沿触发 10 = 一个 PWM 周期的中点 11 = 一个 PWM 周期的终点 注：adc_etr 触发只能选用边沿触发；PWM 周期中点或终点仅适用于三角波模式的 PWM 输出
2:0	SCSEL[2:0]	ADC 采样时间周期选择寄存器： 000 = 4 个 ADC 时钟周期



		<p>001 = 8 个 ADC 时钟周期</p> <p>010 = 16 个 ADC 时钟周期</p> <p>011 = 32 个 ADC 时钟周期</p> <p>100 = 64 个 ADC 时钟周期</p> <p>101 = 128 个 ADC 时钟周期</p> <p>默认值: 001 其他值: 保留</p> <p>片外很高的输入阻抗时, 增加采样时间, 提高转换精度。</p>
--	--	---

10.5.2.3 ADC_CR2 (0xEA)

Bit	7	6	5	4	3	2	1	0
Name	-	-	CTRL[5:0]					
Reset	-	-	0	0	0	0	1	1
Type	-	-	R/W					

Bit	Name	Function
7:6	N/A	保留位, 读 0
5:0	CTRL[5:0]	<p>[5] 参考低噪声使能配置</p> <p>0 = 正常工作模式</p> <p>1 = 参考噪声减低。</p> <p>[4] 参考测试模式</p> <p>0 = 正常模式</p> <p>1 = 测试模式</p> <p>[3] 参考 buffer 增益选择</p> <p>0 = 参考 buffer 输出是参考的 2 倍</p> <p>1 = 参考 buffer 输出是参考的 1 倍</p> <p>[2] 参考 buffer 输入选择</p> <p>0 = 选择内部参考 Bandgap 电压</p> <p>1 = 选择外部参考电压</p> <p>[1:0] ADC 参考电压选择:</p> <p>00 = 选择片外电压不通过 buffer, 直接做 ADC 参考电压;</p> <p>01 = 保留;</p> <p>10 = 选择 VDD, 做 ADC 参考电压;</p> <p>11 = 选择 buffer 输出做 ADC 参考电压。</p>

10.5.2.4 ADC_CHSEL (0xEB)

Bit	7	6	5	4	3	2	1	0
Name	-				CHANNEL_SEL[3:0]			
Reset	-				1	0	0	0
Type	-				R/W	R/W	R/W	R/W

Bit	Name	Function
7:4	N/A	保留位, 读 0
3:0	CHANNEL_SEL[3:0]	<p>ADC 模拟量输入通道选择:</p> <p>0000 = 通道 0</p> <p>0001 = 通道 1</p>



		0010 = 通道 2 0011 = 通道 3 0100 = 通道 4 0101 = 通道 5 0110 = 通道 6 0111 = 通道 7 1000 = 片内电源输入通道 默认值：1000 其它值：保留
--	--	--

10.5.2.5 ADC_CON (0xEC)

Bit	7	6	5	4	3	2	1	0
Name	ADFBEN	ADCMPOP	ADCM PEN	ADCMPO	-	-	-	ADC DLY8
Reset	0	0	0	0	-	-	-	0
Type	R/W	R/W	R/W	R	-	-	-	R/W

Bit	Name	Function
7	ADFBEN	ADC 比较结果触发故障刹车使能寄存器 0 = 关闭 1 = ADC 触发故障刹车功能打开
6	ADCMPOP	ADC 比较器输出极性选择位 0 = 若 ADC 输出值大于或等于设定的比较值，则 ADCMPO 为 1 1 = 若 ADC 输出值小于设定的比较值，则 ADCMPO 为 1
5	ADCM PEN	ADC 结果比较使能位 0 = ADC 结果比较功能关闭 1 = ADC 结果比较功能打开
4	ADCMPO	ADC 比较结果输出位，每次 AD 转换结束都会更新输出
3:1	N/A	保留位，读 0
0	ADC DLY8	ADC 外部触发延时计数器数值的高 1 位

10.5.2.6 ADC_DLY (0xED)

Bit	7	6	5	4	3	2	1	0
Name	ADC DLY[7:0]							
Reset	0xF0							
Type	R/W							

Bit	Name	Function
7:0	ADC DLY[7:0]	ADC 外部触发启动延迟计数器的低 8 位，默认值为 0

10.5.2.7 ADC_RESL (0xEE)

Bit	7	6	5	4	3	2	1	0
Name	-				ADC_RES[3:0]			
Reset	-				0	0	0	0
Type	-				R	R	R	R



Bit	Name	Function
7:4	N/A	保留位, 读 0
3:0	ADC_RES[3:0]	ADC 转换结果低 4 位

10.5.2.8 ADC_RES (0xEF)

Bit	7	6	5	4	3	2	1	0
Name	ADC_RES[11:4]							
Reset	0x00							
Type	R							

Bit	Name	Function
7:0	ADC_RES[11:4]	ADC 转换结果高 8 位

10.5.2.9 ADC_COMPL (0xFE)

Bit	7	6	5	4	3	2	1	0
Name	-				ADC_COMP[3:0]			
Reset	-				0	0	0	0
Type	-				R/W	R/W	R/W	R/W

Bit	Name	Function
7:4	N/A	保留位, 读 0
3:0	ADC_COMP[3:0]	ADC 比较值低 4 位

10.5.2.10 ADC_COMPH (0xFF)

Bit	7	6	5	4	3	2	1	0
Name	ADC_COMPH[11:4]							
Reset	0x00							
Type	R/W							

Bit	Name	Function
7:0	ADC_COMPH[11:4]	ADC 比较值高 8 位

11. 省电模式和看门狗

11.1 省电模式

本芯片有两种低功耗模式来优化设备功耗：

- 睡眠模式
- 深度睡眠模式

这两种模式下程序都停止运行。

外设	睡眠模式	深度睡眠模式
CPU	停止	停止
RAM	保持	保持
睡眠定时器	运行	运行
看门狗	运行	运行
定时器 0~2	运行	停止
ADC	运行	停止
UART0/1	运行	停止
I2C	运行	停止
内部 16MHz 振荡器	运行	停止
内部 32KHz 振荡器	运行	运行
I/O 口	保持	保持
其他外设	运行	停止
唤醒条件	看门狗复位，所有中断	看门狗复位，引脚中断，睡眠定时器中断

11.1.1 睡眠模式

写 SCR 寄存器 SLEEP=1 且 SLEEPDEEP=0 进入到睡眠模式。该模式下，内部 16MHz 晶振保持工作。同时继续给外设提供时钟，但是 CPU 时钟停止。该模式可以通过复位和中断唤醒。如果使用复位唤醒，那么整个系统会复位而初始化。




图 27 睡眠模式休眠和唤醒时序图

11.1.2 深度睡眠模式

深度睡眠模式通过写 SCR 的 SLEEP=1 且 SLEEPDEEP=1 进入。该模式下，16MHz 主振荡器停止工作，32KHz 低功耗振荡器继续工作。系统时钟和外设时钟停止，但是睡眠定时器和看门狗继续工作。

11.1.3 深度休眠模式唤醒

深度睡眠模式可以通过复位和中断唤醒。复位重新初始化所有的控制寄存器，所以重新工作。振荡器的重新工作需要一定时间的延时。下面的图描述了深度休眠唤醒的时序。




图 28 深度休眠唤醒时序

11.2 看门狗

看门狗定时器由 16 位睡眠定时器和 2 位看门狗定时器组成，如果看门狗使能且计数到 3 并溢出的话那么会触发看门狗复位。看门狗复位如果被触发会保持 1 个 32K 时钟周期。看门狗计数器可以通过写一个特殊寄存器 WDCLR 来清零。睡眠计数器也可以通过写 WDCLR 来清零。




图 29 看门狗定时器

11.3 睡眠定时器中断

看门狗内部实现了一个 16 位的睡眠向上计数器，该定时器用作看门狗的预分频同时也可以作用定时功能。可以产生中断，中断使能可以控制。该定时器有两种用法，第一种 SLPACCSEL 等于 0 时，通过 SLPINTS 选择固定的定时周期，第二种 SLPACCSEL 等于 1 时，选择对于的溢出值来产生中，溢出值通过 SLPACCPRD[10: 0]来配置。



11.4 与省电模式和看门狗相关寄存器定义

名字	地址	读写	复位值	描述
SLPTIM_CR	0x88	读写	00000000	睡眠计数器控制寄存器
SLPTIM_SR	0x89	读写	00000000	睡眠计数状态寄存器
SLPTIM_CLR	0x8A	写	00000000	看门狗清除寄存器
SLPTIM_WDT	0x8B	读写	00000000	看门狗计数器状态寄存器
SLPTIM_CNTL	0x8C	只读	00000000	睡眠计数器计数值寄存器低 8 位
SLPTIM_CNTH	0x8D	只读	00000000	睡眠计数器计数值寄存器高 8 位
SLPTIM_PRDL	0x8E	读写	00000000	睡眠计数器预分频寄存器低 8 位
SLPTIM_PDRH	0x8F	读写	00000000	睡眠计数器预分频寄存器高 8 位

11.4.1 SLPTIM_CR (0x88)

Bit	7	6	5	4	3	2	1	0
Name	SLPIE	–	WDTEN	RSVO	SLEEPDIS	SLPINTS[2:0]		
Reset	0	–	0	0	0	0	0	0
Type	R/W	–	R/W	WO	R/W	R/W	R/W	R/W

Bit	Name	Function
7	SLPIE	0 = 睡眠定时器中断禁止 1 = 睡眠定时器中断使能
6	N/A	保留位, 读 0
5	WDTEN	0 = 看门狗定时器禁止 1 = 看门狗定时器使能
4	RSVO	只能写 0 注意: 该寄存器位 X32K_SEL, 0 时表示选择内部 32K 作为 WDT 的 32K 工作时钟, 1 时表示选择外部 CLK_RTC 时钟; 由于已经删除了 CLK_RTC 时钟, 因此该寄存器只能写 0, 不能写 1.
3	SLEEPDIS	0 = 使能睡眠定时器 1 = 禁止睡眠定时器
2:0	SLPINTS[2:0]	睡眠定时器溢出时间: 000 4ms 001 8ms 010 16ms 011 32ms 100 256ms 101 512ms 110 1024ms 111 2048ms 注意: 实际定时时间会比上面描述的时间多一个 32K cycle 即 30us.



11.4.2 SLPTIM_SR (0x89)

Bit	7	6	5	4	3	2	1	0
Name	SLPEV	-	-	-	-	-	-	RSV
Reset	0	-	-	-	-	-	-	0
Type	R/W	-	-	-	-	-	-	R/W

Bit	Name	Function
7	SLPEV	0 = 睡眠计数器没有溢出 1 = 睡眠计数器溢出 写 0 清除该位。
6:1	N/A	保留位, 读 0
0	RSV	该保留位只能写 0, 读为 0.

11.4.3 SLPTIM_CLR (0x8A)

Bit	7	6	5	4	3	2	1	0
Name	SLPTIM_CLR							
Reset	-	-	-	-	-	-	-	-
Type	W	W	W	W	W	W	W	W

Bit	Name	Function
7:0	SLPTIM_CLR	写任何值到该寄存器清除看门狗。

11.4.4 SLPTIM_CNTL 和 SLPTIM_CNTH (0x8C/0x8D)

Bit	7	6	5	4	3	2	1	0
Name	CNTL							
Reset	0	0	0	0	0	0	0	0
Type	RO	RO	RO	RO	RO	RO	RO	RO

Bit	Name	Function
7:0	CNTL	看门狗计数器计数值低 8 位。

Bit	7	6	5	4	3	2	1	0
Name	CNTRH							
Reset	0	0	0	0	0	0	0	0
Type	RO	RO	RO	RO	RO	RO	RO	RO

Bit	Name	Function
7:0	CNTRH	看门狗计数器计数值高 8 位。

11.4.5 SLPTIM_WDT (0x8B)

Bit	7	6	5	4	3	2	1	0
Name	-	WDTOV	WDCNTR		-	-	-	-
Reset	-	0	0	0	-	-	-	-
Type	-	RO	R/W	R/W	-	-	-	-



Bit	Name	Function
7	N/A	保留位，读 0
6	WDTOV	看门狗溢出标志： 0 看门狗没有溢出 1 看门狗溢出
5:4	WDTCNTR	2 bit 看门狗计数器计数值，只能通过写 0 清除。
3:0	N/A	保留位，读 0

11.4.6 SLPTIM_PRDL (0x8E)

Bit	7	6	5	4	3	2	1	0
Name	ACCPDRDL							
Reset	0	0	0	0	0	0	0	0
Type	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit	Name	Function
7:0	ACCPDRDL	睡眠定时器溢出值低 8 位

11.4.7 SLPTIM_PRDRH (0x8F)

Bit	7	6	5	4	3	2	1	0
Name	ACCSEL	–	–	–	–	ACCPDRH		
Reset	0	–	–	–	–	0	0	0
Type	R/W	–	–	–	–	R/W	R/W	R/W

Bit	Name	Function
7	ACCSEL	0 = 选择睡眠定时器溢出值为固定值 1 = 选择睡眠定时器溢出值为 11 位可配置
6:3	N/A	保留位，读 0
2:0	ACCPDRH	睡眠定时器高 3 位 注：实际定时时间会比上面描述的时间多一个 32K cycle 即 30us。



12. 配置选项

12.1 系统控制

12.1.1 系统模式控制寄存器定义

名字	地址	读写	复位值	描述
SCR_CFG	0x91	读写	10000011	系统配置寄存器
SCR_SLEEP	0x92	读写	00000000	休眠寄存器
SCR_CALI	0x93	读写	01000000	校准寄存器

12.1.1.1 SCR_CFG (0x91)

Bit	7	6	5	4	3	2	1	0
Name	-	-	-	-	-	RSTREQ	-	-
Reset	1	-	-	-	-	0	1	1
Type	R	-	-	-	-	W	R	R

Bit	Name	Function
7	N/A	保留位, 读 1
6:3	N/A	保留位, 读 0
2	RSTREQ	软件复位使能: 0 不复位系统 1 复位系统 注意: RSTREQ 会将 CPU 复位, 以及 CPU 相关的中断控制器、SRAM 和 MTP 等, 外设不会被复位。
1	N/A	保留位, 读 1
0	N/A	保留位, 读 1

12.1.1.2 SCR_SLEEP (0x92)

Bit	7	6	5	4	3	2	1	0
Name	-						SLEEPDEEP	SLEEP
Reset	-						0	0
Type	-						R/W	R/W

Bit	Name	Function
7:2	N/A	保留位, 读 0
1	SLEEPDEEP	深度休眠模式控制: 0 深度休眠模式关闭 1 深度休眠模式打开
0	SLEEP	休眠模式控制: 0 正常工作模式 1 休眠模式

12.1.1.3 SCR_CALI (0x93)

Bit	7	6	5	4	3	2	1	0
-----	---	---	---	---	---	---	---	---



Name	CALI_WDR	CALI_XRES	-
Reset	0	1	-
Type	R/WIC	R/WIC	-

Bit	Name	Function
7	CALI_WDR	看门狗复位标志： 0 没有看门狗复位（该寄存器的清零可以通过外部引脚复位、POR、BOR、写 1 来实现） 1 看门狗复位发生 写 1 清清零 CALI_XRES, CALI_WDR
6	CALI_XRES	引脚复位标志： 0 没有外部引脚复位发生（该寄存器的清零可以通过看门狗复位、POR、BOR、CALI_WDR 写 1 来实现） 1 外部引脚复位发生 注意：CALI_XRES 标志位在重新上电后即 POR/BOR 复位后默认为 1
5:0	N/A	保留位，读 0

12.2 模拟控制

12.2.1 模拟控制寄存器定义

名字	地址	读写	复位值	描述
BG_CR	0xFF80	读写	00000000	Bandgap 使能寄存器
BORLVD_CR	0xFF85	读写	00010001	BORLVD 控制寄存器
BORLVD_STAT	0xFF86	读写	00000000	BORLVD 状态寄存器
IMO_CR	0xFF88	读写	00000001	IMO 控制寄存器

12.2.1.1 BG_CR (0xFF80)

Bit	7	6	5	4	3	2	1	0
Name	-	-	-	BG_VON_N	-	-	-	BG_EN_N
Reset	-	-	-	0	-	-	-	0
Type	-	-	-	R/W	-	-	-	R/W

Bit	Name	Function
7:5	N/A	保留位，读 0
4	BG_VON_N	Bandgap 输出控制位： 0 输出 Bandgap 1 Bandgap 工作但不输出
3:1	N/A	保留位，读 0
0	BG_EN_N	Bandgap 使能控制位： 0 使能 Bandgap 1 关闭 Bandgap



12.2.1.2 BORLVD_CR (0xFF85)

Bit	7	6	5	4	3	2	1	0
Name	-	BOR_VSEL[1:0]		BOR_EN	-	LVD_VSEL[1:0]		LVD_EN
Reset	-	0	0	1	-	0	0	1
Type	-	R/W	R/W	R/W	-	R/W	R/W	R/W

Bit	Name	Function
7	N/A	保留位, 读 0
6:5	BOR_VSEL[1:0]	BOR 电压点选择: 00 2.2V(默认值) 01 2.5V 10 3.6V 11 4.2V
4	BOR_EN	BOR 控制位 0 关闭 BOR 1 使能 BOR
3	N/A	保留位, 读 0
2:1	LVD_VSEL[1:0]	LVD 电压点选择: 00 2.3V(默认值) 01 2.7V 10 3.8V 11 4.5V
0	LVD_EN	LVD 控制位 0 关闭 LVD 1 使能 LVD

12.2.1.3 BORLVD_STAT (0xFF86)

Bit	7	6	5	4	3	2	1	0
Name	-	-	-	IE_LVD	STAT_BOR	-	-	STAT_LVD
Reset	-	-	-	0	0	-	-	0
Type	-	-	-	R/W	R/W	-	-	R/W

Bit	Name	Function
7:5	N/A	保留位, 读 0
4	IE_LVD	LVD 中断使能位 0 禁止 LVD 中断 1 使能 LVD 中断
3	STAT_BOR	BOR 输出状态 0 BOR 没有发生 1 BOR 发生
2:1	N/A	保留位, 读 0
0	STAT_LVD	LVD 输出状态 0 没有 LVD 事件发生



		1 检测到 LVD 事件 该标志位只能读，不能清除。
--	--	-------------------------------

12.2.1.4 IMO_CR (0xFF88)

Bit	7	6	5	4	3	2	1	0
Name	EXT_SEL	FX2_SEL	-	-	IMO_TSTEN	-	-	IMO_EN
Reset	0	0	-	-	0	-	-	1
Type	R/W	R/W	-	-	R/W	-	-	R/W

Bit	Name	Function
7:6	[EXT_SEL:FX2_SEL]	系统时钟源选择: 0x 选择内部 8MHz 时钟 10 保留, 不允许使用 11 选择内部 16MHz 时钟
5:4	N/A	保留位, 读 0
3	IMO_TETEN	0 IMO 测试功能关闭 1 IMO 测试功能打开, 选择 SCK1 到 P0.4 口。 注意: 使用 IMO 测试功能之前, 要把 P0.4 的 GPIO 复用功能打开。并且不允许 CLK_MTP/MTP_TEST/SCK1 输出的使能同时打开, 如果同时打开则 P0.4 输出 0。
2:1	N/A	保留位, 读 0
0	IMO_EN	写模式下 0 使能 IMO 1 关闭 IMO 读模式下 0 IMO 关闭 1 IMO 使能 注意: 不允许关闭 IMO, 否则整个系统时钟会被关掉, 导致系统卡死。



13. 电气特性

13.1 绝对最大额定值

参数	最小值	最大值	单位
存储器温度	-55	125	℃
工作温度	-20	85	℃
工作电压	2.4	5.5	V
VDD 对地电压	-0.3	6.6	V
IO 对地电压	-0.3	VDD+0.3	V
VPP 对地电压 (仅限烧录模式)	9.6	10	V

13.2 直流特性

符号	参数	测试条件	最小值	典型值	最大值	单位
		VDD=5V, 常温 25℃				
f_{FLASH}	FLASH 工作频率	4.5≤VDD<5.5			8	MHz
		2.4V≤VDD<5.5V			2.6	MHz
IDD1	工作电流 1	内部 16MHz RC 振荡器工作, CPU 工作在 16MHz		5.5		mA
IDD2	工作电流 2	内部 16MHz RC 振荡器工作, CPU 关闭		3.6		mA
ISP	静态电流	内部 16MHz RC 振荡器关闭, 32KHz 时钟打开, CPU 工作在 DEEPSLEEP 模式		4	11	uA
VIL	输入低电平				0.3VDD	
VIH	输入高电平		0.5VDD			
R_{PU}	上拉电阻			10		KΩ
R_{PD}	下拉电阻			10		KΩ
I_{OH1}	拉电流 1	Vpin=3.5V (所有 GPIO 输出电流一样, P11 除外(12.8))		18		mA
		Vpin=4V (所有 GPIO 输出电流一样, P11 除外(8.5))		11.8		mA
I_{OL1}	灌电流 1	Vpin=0.3V (所有 GPIO 输出电流一样, P11 除外(8))		12		mA
		Vpin=0.8V (所有 GPIO 输出电流一样, P11 除外(19))		28		mA

13.3 ADC 特性

ADC(电源工作电压 2.6V—5.5V, 典型工作电源电压 3.6V, 如无特别说明, 下表中参数均代表环境温度为 25℃。)

规格	条件	最小值	典型值	最大值	单位
分辨率	单端转换		12		bit
积分非线性误差			±2	±6	LSB
微分非线性误差			±1	±2	LSB
增益误差			±1	±2	LSB



偏移误差			±2	±6	LSB
模拟供电电压		2.4	5	5.5	V
参考正电压 (可配置)	片内参考		1.2		V
	片内参考		2.4		V
	电源		VDD		V

13.4 EMC 特性

Electrostatic discharge (ESD)

符号	参数	条件	封装	最大值	单位
$V_{ESD(HBM)}$	Electrostatic discharge voltage (Human body model)	Temperature = +24°C Relative humidity 45%	TSSOP20	8000	V
$V_{ESD(CDM)}$	Electrostatic discharge voltage (Charge device model)	Temperature = +24°C Relative humidity 45%		2000	V
$V_{ESD(MM)}$	Electrostatic discharge voltage (Machine model)	Temperature = +24°C Relative humidity 40%		550	V

14. 芯片封装信息




图 31 SOP16 封装外形图






图 32 TSSOP20 封装外形图




标注 \ 尺寸	最小	标准	最大	标注 \ 尺寸	最小	标准	最大
A	0.70	0.75	0.80	D1	1.55	1.65	1.75
A1	0.00	—	0.05	E1	1.55	1.65	1.75
A3	0.203REF			e	0.40TYP		
b	0.15	—	0.25	K	0.20	—	—
D	2.90	3.00	3.10	L	0.30	0.40	0.50
E	2.90	3.00	3.10				



Top View



Side View



bottom View

图 33 QFN20 封装外形图



15. 附录

15.1 INSTRUCTIONS SET BRIEF

15.1.1 INSTRUCTION SET NOTES

The Chip has five different addressing modes: immediate, direct, register, indirect and relative. In the immediate addressing mode the data is contained in the opcode. By direct addressing an eight bit address is a part of the opcode, by register addressing, a register is selected in the opcode for the operation. In the indirect addressing mode, a register is selected in the opcode to point to the address used by the operation. The relative addressing mode is used for jump instructions.

The following tables give a survey about the instruction set cycles of the microcontroller core. One cycle is equal to one clock period.

Table 1 and Table 2 contain notes for mnemonics used in Instruction set tables. Tables 3 – 7 show instruction hexadecimal codes, number of bytes and machine cycles that each instruction takes to execute.

Rn	Working register R0-R7
direct	128 internal RAM locations, any Special Function Registers
@Ri	Indirect internal or external RAM location addressed by register R0 or R1
#data	8-bit constant included in instruction
#data16	16-bit constant included as bytes 2 and 3 of instruction
bit	256 software flags, any bit-addressable I/O pin, control or status bit
A	Accumulator

Table 1. Notes on data addressing modes

addr16	Destination address for LCALL and LJMP may be anywhere within the 64-Kbyte of program memory address space.
addr11	Destination address for ACALL and AJMP will be within the same 2-Kbyte page of program memory as the first byte of the following instruction.
rel	SJMP and all conditional jumps include an 8-bit offset byte. Range is +127/-128 bytes relative to the first byte of the following instruction

Table 2. Notes on program addressing modes



15.1.2 INSTRUCTION SET BRIEF - FUNCTIONAL ORDER

15.1.2.1 ARITHMETIC OPERATIONS

Mnemonic	Description	Code	Bytes	Cycles
ADD A, Rn	Add register to accumulator	0x28-0x2F	1	1
ADD A, direct	Add direct byte to accumulator	0x25	2	2
ADD A, @Ri	Add indirect RAM to accumulator	0x26-0x27	1	2
ADD A, #data	Add immediate data to accumulator	0x24	2	2
ADDC A, Rn	Add register to accumulator with carry flag	0x38-0x3F	1	1
ADDC A, direct	Add direct byte to A with carry flag	0x35	2	2
ADDC A, @Ri	Add indirect RAM to A with carry flag	0x36-0x37	1	2
ADDC A, #data	Add immediate data to A with carry flag	0x34	2	2
SUBB A, Rn	Subtract register from A with borrow	0x98-0x9F	1	1
SUBB A, direct	Subtract direct byte from A with borrow	0x95	2	2
SUBB A, @Ri	Subtract indirect RAM from A with borrow	0x96-0x97	1	2
SUBB A, #data	Subtract immediate data from A with borrow	0x94	2	2
INC A	Increment accumulator	0x04	1	1
INC Rn	Increment register	0x08-0x0F	1	2
INC direct	Increment direct byte	0x05	2	3
INC @Ri	Increment indirect RAM	0x06-0x07	1	3
DEC A	Decrement accumulator	0x14	1	1
DEC Rn	Decrement register	0x18-0x1F	1	2
DEC direct	Decrement direct byte	0x15	1	3
DEC @Ri	Decrement indirect RAM	0x16-0x17	2	3
INC DPTR	Increment data pointer	0xA3	1	1
MUL A, B	Multiply A and B	0xA4	1	2
DIV A, B	Divide A by B	0x84	1	6
DA A	Decimal adjust accumulator	0xD4	1	3

Table 3. Arithmetic operations



15.1.2.2 LOGIC OPERATIONS

Mnemonic	Description	Code	Bytes	Cycles
ANL A, Rn	AND register to accumulator	0x58-0x5F	1	1
ANL A, direct	AND direct byte to accumulator	0x55	2	2
ANL A, @Ri	AND indirect RAM to accumulator	0x56-0x57	1	2
ANL A, #data	AND immediate data to accumulator	0x54	2	2
ANL direct, A	AND accumulator to direct byte	0x52	2	3
ANL direct, #data	AND immediate data to direct byte	0x53	3	3
ORL A, Rn	OR register to accumulator	0x48-0x4F	1	1
ORL A, direct	OR direct byte to accumulator	0x45	2	2
ORL A, @Ri	OR indirect RAM to accumulator	0x46-0x47	1	2
ORL A, #data	OR immediate data to accumulator	0x44	2	2
ORL direct, A	OR accumulator to direct byte	0x42	2	3
ORL direct, #data	OR immediate data to direct byte	0x43	3	3
XRL A, Rn	Exclusive OR register to accumulator	0x68-0x6F	1	1
XRL A, direct	Exclusive OR direct byte to accumulator	0x65	2	2
XRL A, @Ri	Exclusive OR indirect RAM to accumulator	0x66-0x67	1	2
XRL A, #data	Exclusive OR immediate data to accumulator	0x64	2	2
XRL direct, A	Exclusive OR accumulator to direct byte	0x62	2	3
XRL direct, #data	Exclusive OR immediate data to direct byte	0x63	3	3
CLR A	Clear accumulator	0xE4	1	1
CPL A	Complement accumulator	0xF4	1	1
RL A	Rotate accumulator left	0x23	1	1
RLC A	Rotate accumulator left through carry	0x33	1	1
RR A	Rotate accumulator right	0x03	1	1
RRC A	Rotate accumulator right through carry	0x13	1	1
SWAP A	Swap nibbles within the accumulator	0xC4	1	1

Table 4. Logic operations



15.1.2.3 BOOLEAN MANIPULATION

Mnemonic	Description	Code	Bytes	Cycles
CLR C	Clear carry flag	0xC3	1	1
CLR bit	Clear direct bit	0xC2	2	3
SETB C	Set carry flag	0xD3	1	1
SETB bit	Set direct bit	0xD2	2	3
CPL C	Complement carry flag	0xB3	1	1
CPL bit	Complement direct bit	0xB2	2	3
ANL C,bit	AND direct bit to carry flag	0x82	2	2
ANL C,/bit	AND complement of direct bit to carry	0xB0	2	2
ORL C,bit	OR direct bit to carry flag	0x72	2	2
ORL C,/bit	OR complement of direct bit to carry	0xA0	2	2
MOV C,bit	Move direct bit to carry flag	0xA2	2	2
MOV bit,C	Move carry flag to direct bit	0x92	2	3

Table 5. Boolean manipulation



15.1.2.4 DATA TRANSFERS

Mnemonic	Description	Code	Bytes	Cycles	
MOV A, Rn	Move register to accumulator	0xE8-0xEF	1	1	
MOV A, direct	Move direct byte to accumulator	0xE5	2	2	
MOV A, @Ri	Move indirect RAM to accumulator	0xE6-0xE7	1	2	
MOV A, #data	Move immediate data to accumulator	0x74	2	2	
MOV Rn, A	Move accumulator to register	0xF8-0xFF	1	1	
MOV Rn, direct	Move direct byte to register	0xA8-0xAF	2	3	
MOV Rn, #data	Move immediate data to register	0x78-0x7F	2	2	
MOV direct, A	Move accumulator to direct byte	0xF5	2	2	
MOV direct, Rn	Move register to direct byte	0x88-8F	2	2	
MOV direct1, direct2	Move direct byte to direct byte	85	3	3	
MOV direct, @Ri	Move indirect RAM to direct byte	86-87	2	3	
MOV direct, #data	Move immediate data to direct byte	75	3	3	
MOV @Ri, A	Move accumulator to indirect RAM	F6-F7	1	2	
MOV @Ri, direct	Move direct byte to indirect RAM	A6-A7	2	3	
MOV @Ri, #data	Move immediate data to indirect RAM	76-77	2	2	
MOV DPTR, #data16	Load data pointer with a 16-bit constant	90	3	3	
MOVC A, @A+DPTR	Move code byte relative to DPTR to accumulator	93	1	5	
MOVC A, @A+PC	Move code byte relative to PC to accumulator	83	1	4	
MOVX A, @Ri	Move external RAM (8-bit address) to A	E2-E3	1	3*	
MOVX A, @DPTR	Move external RAM (16-bit address) to A	E0	1	2*	
MOVX @Ri, A	Move A to external RAM (8-bit address)	CODE inside ROM/RAM destination XRAM data	F2-F3	1	4*
		all other cases			5*
MOVX @DPTR, A	Move A to external RAM (16-bit address)	CODE inside ROM/RAM destination XRAM data	F0	1	3*
		all other cases			4*
PUSH direct	Push direct byte onto stack	C0	2	3	
POP direct	Pop direct byte from stack	D0	2	2	
XCH A, Rn	Exchange register with accumulator	C8-CF	1	2	
XCH A, direct	Exchange direct byte with accumulator	C5	2	3	
XCH A, @Ri	Exchange indirect RAM with accumulator	C6-C7	1	3	
XCHD A, @Ri	Exchange low-order nibble indirect RAM with A	D6-D7	1	3	

Table 6. Data transfer

* MOVX cycles depends on STRETCH register. Table shows values with STRETCH=0.



15.1.2.5 PROGRAM BRANCHES

Mnemonic	Description	Code	Bytes	Cycles
ACALL addr11	Absolute subroutine call	0x11-0xF1	2	4
LCALL addr16	Long subroutine call	03	3	4
RET	Return from subroutine	22	1	4
RETI	Return from interrupt	32	1	4
AJMP addr11	Absolute jump	01-E1	2	3
LJMP addr16	Long jump	02	3	4
SJMP rel	Short jump (relative address)	80	2	3
JMP @A+DPTR	Jump indirect relative to the DPTR	73	1	5
JZ rel	Jump if accumulator is zero	60	2	4
JNZ rel	Jump if accumulator is not zero	70	2	4
JC rel	Jump if carry flag is set	40	2	3
JNC	Jump if carry flag is not set	50	2	3
JB bit,rel	Jump if direct bit is set	20	3	5
JNB bit,rel	Jump if direct bit is not set	30	3	5
JBC bit,direct rel	Jump if direct bit is set and clear bit	10	3	5
CJNE A,direct rel	Compare direct byte to A and jump if not equal	B5	3	5
CJNE A,#data rel	Compare immediate to A and jump if not equal	B4	3	4
CJNE Rn,#data rel	Compare immediate to reg. and jump if not equal	B8-BF	3	4
CJNE @Ri,#data rel	Compare immediate to ind. and jump if not equal	B6-B7	3	5
DJNZ Rn,rel	Decrement register and jump if not zero	D8-DF	2	4
DJNZ direct,rel	Decrement direct byte and jump if not zero	D5	3	5
NOP	No operation	00	1	1

Table 7. Program branches



15.1.3 INSTRATION SET BRIEF-HEXADECIMAL ORDER

Opcode	Mnemonic	Opcode	Mnemonic
00 H	NOP	30 H	JNB bit.rel
01 H	AJMP addr11	31 H	ACALL addr11
02 H	LJMP addr16	32 H	RETI
03 H	RR A	33 H	RLC A
04 H	INC A	34 H	ADDC A,#data
05 H	INC direct	35 H	ADDC A,direct
06 H	INC @R0	36 H	ADDC A,@R0
07 H	INC @R1	37 H	ADDC A,@R1
08 H	INC R0	38 H	ADDC A,R0
09 H	INC R1	39 H	ADDC A,R1
0A H	INC R2	3A H	ADDC A,R2
0B H	INC R3	3B H	ADDC A,R3
0C H	INC R4	3C H	ADDC A,R4
0D H	INC R5	3D H	ADDC A,R5
0E H	INC R6	3E H	ADDC A,R6
0F H	INC R7	3F H	ADDC A,R7
10 H	JBC bit.rel	40 H	JC rel
11 H	ACALL addr11	41 H	AJMP addr11
12 H	LCALL addr16	42 H	ORL direct,A
13 H	RRC A	43 H	ORL direct,#data
14 H	DEC A	44 H	ORL A,#data
15 H	DEC direct	45 H	ORL A,direct
16 H	DEC @R0	46 H	ORL A,@R0
17 H	DEC @R1	47 H	ORL A,@R1
18 H	DEC R0	48 H	ORL A,R0
19 H	DEC R1	49 H	ORL A,R1
1A H	DEC R2	4A H	ORL A,R2
1B H	DEC R3	4B H	ORL A,R3
1C H	DEC R4	4C H	ORL A,R4
1D H	DEC R5	4D H	ORL A,R5
1E H	DEC R6	4E H	ORL A,R6
1F H	DEC R7	4F H	ORL A,R7
20 H	JB bit.rel	50 H	JNC rel
21 H	AJMP addr11	51 H	ACALL addr11
22 H	RET	52 H	ANL direct,A
23 H	RL A	53 H	ANL direct,#data
24 H	ADD A,#data	54 H	ANL A,#data
25 H	ADD A,direct	55 H	ANL A,direct
26 H	ADD A,@R0	56 H	ANL A,@R0
27 H	ADD A,@R1	57 H	ANL A,@R1
28 H	ADD A,R0	58 H	ANL A,R0
29 H	ADD A,R1	59 H	ANL A,R1
2A H	ADD A,R2	5A H	ANL A,R2
2B H	ADD A,R3	5B H	ANL A,R3
2C H	ADD A,R4	5C H	ANL A,R4
2D H	ADD A,R5	5D H	ANL A,R5
2E H	ADD A,R6	5E H	ANL A,R6
2F H	ADD A,R7	5F H	ANL A,R7

Opcode	Mnemonic	Opcode	Mnemonic
60 H	JZ rel	90 H	MOV DPTR,#data16
61 H	AJMP addr11	91 H	ACALL addr11
62 H	XRL direct,A	92 H	MOV bit,C
63 H	XRL direct,#data	93 H	MOVC A,@A+DPTR



64 H	XRL A, #data	94 H	SUBB A, #data
65 H	XRL A, direct	95 H	SUBB A, direct
66 H	XRL A, @R0	96 H	SUBB A, @R0
67 H	XRL A, @R1	97 H	SUBB A, @R1
68 H	XRL A, R0	98 H	SUBB A, R0
69 H	XRL A, R1	99 H	SUBB A, R1
6A H	XRL A, R2	9A H	SUBB A, R2
6B H	XRL A, R3	9B H	SUBB A, R3
6C H	XRL A, R4	9C H	SUBB A, R4
6D H	XRL A, R5	9D H	SUBB A, R5
6E H	XRL A, R6	9E H	SUBB A, R6
6F H	XRL A, R7	9F H	SUBB A, R7
70 H	JNZ rel	A0 H	ORL C, bit
71 H	ACALL addr11	A1 H	AJMP addr11
72 H	ORL C, direct	A2 H	MOV C, bit
73 H	JMP @A+DPTR	A3 H	INC DPTR
74 H	MOV A, #data	A4 H	MUL AB
75 H	MOV direct, #data	A5 H	-
76 H	MOV @R0, #data	A6 H	MOV @R0, direct
77 H	MOV @R1, #data	A7 H	MOV @R1, direct
78 H	MOV R0, #data	A8 H	MOV R0, direct
79 H	MOV R1, #data	A9 H	MOV R1, direct
7A H	MOV R2, #data	AA H	MOV R2, direct
7B H	MOV R3, #data	AB H	MOV R3, direct
7C H	MOV R4, #data	AC H	MOV R4, direct
7D H	MOV R5, #data	AD H	MOV R5, direct
7E H	MOV R6, #data	AE H	MOV R6, direct
7F H	MOV R7, #data	AF H	MOV R7, direct
80 H	SJMP rel	B0 H	ANL C, bit
81 H	AJMP addr11	B1 H	ACALL addr11
82 H	ANL C, bit	B2 H	CPL bit
83 H	MOVC A, @A+PC	B3 H	CPL C
84 H	DIV AB	B4 H	CJNE A, #data, rel
85 H	MOV direct, direct	B5 H	CJNE A, direct, rel
86 H	MOV direct, @R0	B6 H	CJNE @R0, #data, rel
87 H	MOV direct, @R1	B7 H	CJNE @R1, #data, rel
88 H	MOV direct, R0	B8 H	CJNE R0, #data, rel
89 H	MOV direct, R1	B9 H	CJNE R1, #data, rel
8A H	MOV direct, R2	BA H	CJNE R2, #data, rel
8B H	MOV direct, R3	BB H	CJNE R3, #data, rel
8C H	MOV direct, R4	BC H	CJNE R4, #data, rel
8D H	MOV direct, R5	BD H	CJNE R5, #data, rel
8E H	MOV direct, R6	BE H	CJNE R6, #data, rel
8F H	MOV direct, R7	BF H	CJNE R7, #data, rel



Opcode	Mnemonic	Opcode	Mnemonic
C0 H	PUSH direct	E0 H	MOVX A, @DPTR
C1 H	AJMP addr11	E1 H	AJMP addr11
C2 H	CLR bit	E2 H	MOVX A, @R0
C3 H	CLR C	E3 H	MOVX A, @R1
C4 H	SWAP A	E4 H	CLR A
C5 H	XCH A, direct	E5 H	MOV A, direct
C6 H	XCH A, @R0	E6 H	MOV A, @R0
C7 H	XCH A, @R1	E7 H	MOV A, @R1
C8 H	XCH A, R0	E8 H	MOV A, R0
C9 H	XCH A, R1	E9 H	MOV A, R1
CA H	XCH A, R2	EA H	MOV A, R2
CB H	XCH A, R3	EB H	MOV A, R3
CC H	XCH A, R4	EC H	MOV A, R4
CD H	XCH A, R5	ED H	MOV A, R5
CE H	XCH A, R6	EE H	MOV A, R6
CF H	XCH A, R7	EF H	MOV A, R7
D0 H	POP direct	F0 H	MOVX @DPTR, A
D1 H	ACALL addr11	F1 H	ACALL addr11
D2 H	SETB bit	F2 H	MOVX @R0, A
D3 H	SETB C	F3 H	MOVX @R1, A
D4 H	DA A	F4 H	CPL A
D5 H	DJNZ direct, rel	F5 H	MOV direct, A
D6 H	XCHD A, @R0	F6 H	MOV @R0, A
D7 H	XCHD A, @R1	F7 H	MOV @R1, A
D8 H	DJNZ R0, rel	F8 H	MOV R0, A
D9 H	DJNZ R1, rel	F9 H	MOV R1, A
DA H	DJNZ R2, rel	FA H	MOV R2, A
DB H	DJNZ R3, rel	FB H	MOV R3, A
DC H	DJNZ R4, rel	FC H	MOV R4, A
DD H	DJNZ R5, rel	FD H	MOV R5, A
DE H	DJNZ R6, rel	FE H	MOV R6, A
DF H	DJNZ R7, rel	FF H	MOV R7, A

Table 8. Instruction set brief in hexadecimal order